视频图像编码VLSI设计2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

视频图像编码VLSI设计PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 绪论1

1.1 引言1

1.2 视频压缩编码的必要性和可行性1

1.3 视频压缩编码要求与图像质量评定体系2

1.3.1 视频压缩编码的要求2

1.3.2 图像质量评价体系2

1.3.3 视频压缩系统评价指标5

1.4 视频压缩编码标准的发展5

1.5 视频编码技术的发展10

1.5.1 视频编解码技术发展10

1.5.2 视频编解码预处理技术进展13

1.5.3 码率控制技术进展14

1.5.4 视频编解码技术产业化进展16

1.6 视频编码硬件发展现状17

1.6.1 视频编解码硬件设计进展17

1.6.2 视频图像编解码芯片的设计特点18

1.6.3 视频图像编解码器系统架构设计18

1.6.4 视频图像编解码硬件ASIC设计21

1.6.5 视频编解码芯片解决方案24

1.7 本书的结构27

第2章 视频压缩编码基本技术及其VLSI设计29

2.1 彩色视频子采样技术29

2.1.1 RGB彩色视频格式29

2.1.2 YUV彩色视频格式29

2.1.3 基于YUV彩色视频子采样格式30

2.1.4 YUV子采样技术对视频编码VLSI设计的影响32

2.2 DCT变换编码及其VLSI结构设计33

2.2.1 二维DCT的基本算法34

2.2.2 二维DCT行列分离算法与行列转换结构35

2.2.3 DCT分布式算法36

2.2.4 基于系数分布式算法优化的8×8 DCT结构设计38

2.2.5 实数DCT与IDCT失配问题42

2.2.6 H.264 4×4整数DCT及其结构设计42

2.3 基于块的预测编码技术及其VLSI结构设计46

2.3.1 预测编码的基本概念46

2.3.2 基于块平移的运动估计和补偿方法47

2.3.3 运动矢量估计算法及其VLSI结构设计48

2.3.4 分数插值算法及VLSI结构设计55

2.3.5 块匹配搜索算法及其对块匹配ASIC结构的影响59

第3章 视频编码标准关键技术分析62

3.1 H.264视频编码关键技术62

3.1.1 H.264视频编解码器的基本结构62

3.1.2 H.264的档次和级63

3.1.3 H.264的块尺寸可变技术64

3.1.4 H.264的多参考帧技术64

3.1.5 H.264的高精度的分数像素运动估计技术65

3.1.6 H.264的率失真拉格朗日模式判定技术67

3.1.7 H.264的多模式帧内预测技术68

3.1.8 H.264的自适用去块效应滤波技术70

3.1.9 H.264的混合熵编码技术73

3.2 AVS视频编码标准关键技术分析79

3.2.1 变换，量化技术79

3.2.2 帧内预测80

3.2.3 分数像素插值与帧间预测81

3.2.4 RD率失真优化82

3.2.5 环路滤波82

3.2.6 AVS 2D-GOLOMB熵编码83

第4章 基于宏块的视频编码VLSI系统设计85

4.1 基于宏块的H.264编码VLSI系统设计85

4.1.1 视频编码系统实现方案与ASIC设计空间85

4.1.2 复杂软件模型到硬件系统架构的映射方法和策略86

4.1.3 传统的基于CPU平台硬件加速编码系统90

4.1.4 基于宏块的四级流水H.264/AVC编码调度方案91

4.1.5 H.264编码ASIC系统方案97

4.1.6 片外存储器的组织98

4.2 基于宏块的AVS编码VLSI系统设计99

4.2.1 AVS视频编码SoC芯片整体方案99

4.2.2 总体结构的关键模块设计100

第5章 视频编码器关键功能模块VLSI结构设计104

5.1 H.264编码器关键功能模块VLSI结构设计104

5.1.1 H.264中涉及的基本功能器件的硬件性能分析104

5.1.2 整数运动估计模块ASIC结构设计107

5.1.3 分数运动估计模块ASIC结构设计126

5.1.4 帧内预测和重构模块ASIC结构设计139

5.1.5 基于上下文可变长熵编码模块ASIC结构设计149

5.1.6 去块效应滤波模块ASIC结构设计152

5.2 AVS编码器关键功能模块VLSI结构设计156

5.2.1 帧内预测和重构模块VLSI结构设计156

5.2.2 AVS熵编码的硬件实现189

5.2.3 环路滤波器的硬件设计202

5.2.4 RD率失真优化VLSI结构设计220

第6章 H.264/AVS宏块层编码器的综合与验证232

6.1 视频编码芯片设计232

6.1.1 视频编解码芯片设计流程232

6.1.2 RTL级设计与FPGA验证233

6.2 视频编解码SoC芯片的验证系统设计235

6.2.1 硬件架构设计235

6.2.2 C模型的设计242

6.2.3 独立验证系统的设计252

6.2.4 全芯片验证266

参考文献272