用于逻辑综合的VHDL 原书第3版2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

用于逻辑综合的VHDL 原书第3版PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 引言1

1.1 VHDL设计周期1

1.2 VHDL的起源2

1.3标准化过程3

1.4 VHDL标准的统一4

1.5可移植性4

第2章 寄存器传输级设计6

2.1 RTL设计阶段7

2.2电路举例8

2.3确定数据运算9

2.4确定数据精度10

2.5确定所用资源11

2.6运算资源的配置11

2.7设计控制器12

2.8设计复位机制13

2.9RTL设计的VHDL描述14

2.10综合结果15

第3章 组合逻辑16

3.1设计单元16

3.2实体和结构体17

3.3仿真模型19

3.4综合模板22

3.5信号和端口24

3.6初始值26

3.7简单信号的赋值27

3.8条件信号赋值27

3.9受选信号赋值29

3.10样例30

第4章 基本类型31

4.1可综合的类型31

4.2标准类型32

4.3标准操作符32

4.4比特（bit）类型33

4.5布尔（boolean）类型34

4.6整数（Integer）类型35

4.6.1 Type Integer35

4.6.2自定义整数35

4.6.3整数子类型36

4.6.4综合解释37

4.7枚举类型39

4.8多值逻辑类型41

4.9记录41

4.10数组43

4.11集合体、字符串和位串46

4.12属性49

4.12.1整数类型和枚举类型49

4.12.2数组属性51

4.13关于被选中信号赋值的几个问题53

第5章 操作符55

5.1标准操作符55

5.2操作符的优先级56

5.3布尔操作符62

5.4比较操作符65

5.4.1综合解释65

5.4.2整数类型和枚举类型65

5.4.3数组类型67

5.5移位操作符68

5.5.1固定移位位数69

5.5.2可变移位位数70

5.6算术操作符70

5.6.1综合解释71

5.6.2正号71

5.6.3负号71

5.6.4求绝对值操作符abs71

5.6.5加法操作符72

5.6.6减法操作符72

5.6.7乘法操作符73

5.6.8除法操作符73

5.6.9求模操作符73

5.6.10求余操作符75

5.6.11幂指数操作符75

5.7拼接操作符76

第6章 综合类型77

6.1综合类型系统77

6.2使程序包可见79

6.2.1情景1：由供应商提供的VHDL-2008程序包80

6.2.2情景2：使用VHDL-1993兼容程序包80

6.2.3VHDL-2008 Context（上下文）声明81

6.3逻辑类型-Std＿Logic＿116482

6.3.1std＿logic-一位逻辑类型83

6.3.2std＿logic＿vector-多位逻辑类型84

6.3.3操作符85

6.3.4比较操作符85

6.3.5布尔操作符85

6.3.6移位操作符86

6.4数值类型-Numeric＿Std86

6.4.1所提供的类型87

6.4.2 Resize函数88

6.4.3操作符91

6.4.4比较操作符91

6.4.5布尔操作符92

6.4.6移位操作符92

6.4.7算术操作符93

6.5定点类型-Fixed＿Pkg96

6.5.1提供的类型97

6.5.2溢出模式和下溢模式98

6.5.3 Resize函数99

6.5.4操作符101

6.5.5比较操作符101

6.5.6布尔操作符102

6.5.7移位操作符103

6.5.8算术操作符104

6.5.9实用函数108

6.6浮点类型-Float＿Pkg109

6.6.1 Float类型110

6.6.2解释浮点数111

6.6.3溢出，下溢和错误模式111

6.6.4舍入模式112

6.6.5模式选择113

6.6.6函数和操作符113

6.6.7分类函数113

6.6.8操作符115

6.6.9比较操作符115

6.6.10布尔操作符116

6.6.11算术操作符117

6.6.12 Resize函数119

6.6.13实用函数121

6.7类型转换124

6.7.1位保留转换124

6.7.2值保留转换129

6.8常数135

6.9表达式中的混合类型137

6.10顶层接口138

第7章 Std＿Logic＿Arith（标准算术逻辑）142

7.1 Std＿Logic＿Arith程序包143

7.2 Std＿Logic＿Arith的内容144

7.2.1位宽调整函数144

7.2.2运算符146

7.2.3比较运算符147

7.2.4布尔运算符148

7.2.5算术运算符148

7.2.6移位函数152

7.3类型转换153

7.4常数155

7.5表达式中混合类型156

第8章 时序VHDL159

8.1进程159

8.1.1进程分析159

8.1.2组合进程160

8.1.3 Wait语句161

8.1.4 wait语句的位置162

8.2信号赋值162

8.3变量163

8.3.1声明163

8.3.2初始值163

8.3.3使用变量163

8.4 if语句164

8.5 Case语句169

8.6锁存器推断170

8.7循环172

8.7.1 For Loops173

8.7.2 Exit语句177

8.7.3 Next语句178

8.8样例179

第9章 寄存器181

9.1基本的D类型寄存器181

9.2仿真模型182

9.3综合模型183

9.4寄存器模板184

9.4.1基本模板184

9.4.2 If语句模板185

9.4.3敏感列表模板186

9.4.4确定Wait语句的位置187

9.4.5指定有效边沿187

9.5寄存器类型188

9.6时钟类型189

9.7时钟门控190

9.8数据门控191

9.9异步复位193

9.9.1异步复位的仿真模型195

9.9.2异步复位模板197

9.10同步复位197

9.11寄存器化变量199

9.12初始值200

第10章 层次结构201

10.1元件作用201

10.2间接绑定202

10.2.1元件实例203

10.2.2元件声明204

10.2.3配置说明205

10.2.4默认绑定206

10.2.5间接绑定过程总结207

10.3直接绑定207

10.4元件程序包208

10.5参数化元件209

10.5.1类属实体209

10.5.2使用类属元件210

10.5.3参数化的结构体211

10.5.4类属参数类型212

10.6生成语句213

10.6.1 For Generate语句213

10.6.2 If Generate语句215

10.6.3生成语句中的元件实例217

10.7样例218

10.7.1伪随机二进制序列（PRBS）发生器218

10.7.2脉动（Systolic）处理器223

第11章 子程序230

11.1子程序的作用230

11.2函数231

11.2.1函数的使用231

11.2.2函数的声明232

11.2.3初始值233

11.2.4具有未限定参数的函数234

11.2.5非限定性返回值237

11.2.6多个返回240

11.2.7函数重载241

11.3操作符242

11.3.1内置操作符243

11.3.2操作符重载244

11.4类型转换246

11.4.1内置类型转换246

11.4.2自定义类型转换247

11.5过程250

11.5.1过程参数250

11.5.2具有非限定性参数的过程251

11.5.3使用Inout参数253

11.5.4信号参数253

11.6声明子程序255

11.6.1局部子程序声明255

11.6.2程序包中的子程序256

11.6.3使用程序包258

11.7样例259

第12章 特殊结构266

12.1三态266

12.2有限状态机271

12.2.1两个进程，一个译码器273

12.2.2两个进程，两个译码器275

12.2.3一个进程，一个译码器276

12.2.4状态编码278

12.2.5非法状态和复位278

12.3 RAMs和寄存器堆279

12.3.1异步读，同步写280

12.3.2同步先读后写282

12.3.3同步先写后读283

12.3.4 RAM读优化284

12.3.5获得寄存器堆284

12.3.6复位284

12.4译码器和ROMs285

12.4.1 Case语句译码器285

12.4.2查找表译码器286

第13章 测试平台288

13.1测试平台288

13.2组合测试平台289

13.3验证响应293

13.4时钟和复位295

13.5其他标准类型297

13.6无关输出299

13.7打印响应值301

13.8使用TextIO读数据文件303

13.9读标准类型306

13.10 TextIO错误处理308

13.11综合类型的TextIO309

13.12自定义类型的TextIO311

13.13样例313

第14章 库316

14.1库316

14.2库名317

14.3工作库318

14.4标准库319

14.4.1标准库std319

14.4.2 ieee库320

14.4.3推荐的ieee库（ieee＿proposed）321

14.5组织你的文件322

14.6增量编译324

第15章 案例分析325

15.1规范325

15.2系统级设计326

15.3 RTL设计328

15.3.1框图328

15.3.2接口329

15.3.3结构体概要330

15.3.4系数储存器331

15.3.5样点储存器333

15.3.6计算和累加器334

15.3.7地址生成器336

15.3.8输出寄存器336

15.3.9控制器337

15.4尝试综合340

15.5测试设计341

15.5.1基本测试343

15.5.2噪声计算347

15.6浮点版本348

15.7最终的综合350

15.8通用版本352

15.9结论354

附录A 程序包列表356

A.1程序包Standard356

A.2程序包Standard＿Additions361

A.3程序包Std＿Logic＿1164370

A.4程序包Std＿Logic＿1164＿Additions374

A.5程序包Numeric＿Std382

A.6程序包Numeric＿Std＿Additions386

A.7程序包Fixed＿Float＿Types395

A.8程序包Fixed＿Pkg396

A.9程序包Float＿Pkg414

A.10程序包TextIO433

A.11程序包Standard＿Textio＿Additions436

A.12程序包Std＿Logic＿Arith437

A.13程序包Math＿Real442

附录B 语法参考444

B.1关键字444

B.2设计单元445

B.2.1实体445

B.2.2结构体445

B.2.3程序包446

B.2.4包体446

B.2.5 Context声明446

B.3并发语句446

B.4顺序语句448

B.5表达式450

B.6声明451

参考文献454