嵌入式多核DSP应用开发与实践2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

嵌入式多核DSP应用开发与实践PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 多核DSP技术1

1.1 DSP概述1

1.2 TI公司DSP器件的发展1

1.2.1 C2000系列DSP2

1.2.2 C5000系列DSP3

1.2.3 C6000单核系列DSP3

1.2.4 达芬奇系列DSP3

1.2.5 多核系列DSP4

1.3 高性能多核TI DSP性能6

1.4 KeyStone Ⅰ多核DSP处理器8

1.4.1 KeyStone Ⅰ概述8

1.4.2 应用领域11

1.5 KeyStone Ⅱ多核DSP处理器13

1.5.1 KeyStone Ⅱ概述13

1.5.2 KeyStone Ⅱ多核架构14

1.5.3 专用服务器应用15

1.5.4 企业和工业应用16

1.5.5 绿色能效网络处理16

1.5.6 产品优势17

第2章 TMS320C66x的多核处理器架构18

2.1 C 66x内核18

2.1.1 概述18

2.1.2 C66x DSP架构指令增强20

2.1.3 C66x内核中CPU数据通路和控制22

2.2 TMS320C66x DSP内核24

2.2.1 C66x内核介绍24

2.2.2 C66x内核内部模块概述25

2.2.3 IDMA31

2.2.4 中断控制器33

2.3 多核导航器39

2.3.1 概述39

2.3.2 多核导航器的功能43

2.3.3 多核导航器的基本概念44

2.4 高速通信接口49

2.4.1 HyperLink接口51

2.4.2 RapidIO接口57

2.4.3 PCIe接口62

2.5 多核共享资源70

2.5.1 存储器资源分配70

2.5.2 EDMA资源71

2.5.3 硬件信号量72

2.5.4 IPC中断76

第3章 C66x片内外设、接口与应用77

3.1 EDMA377

3.1.1 EDMA3概述77

3.1.2 EMDA3传输类型81

3.1.3 EDMA功能实例83

3.2 Ethernet/MDIO86

3.3 AIF2天线接口87

3.3.1 概述87

3.3.2 OBSAI协议概述88

3.3.3 AIF2硬件框图90

第4章 CCS5集成开发环境92

4.1 CCS5的安装和配置93

4.1.1 CCS V5.5的下载93

4.1.2 CCS V5.5的安装94

4.1.3 CCS V5.5的使用97

4.2 CCS V5操作小技巧107

4.2.1 更改显示107

4.2.2 多线程编译107

4.2.3 多核断点调试108

4.2.4 L1P、L1D、L2cache分析工具110

4.3 GEL的使用110

4.3.1 GEL功能简介110

4.3.2 实现GEL脚本的基本要素110

4.3.3 GEL脚本应用技巧116

第5章 多核软件开发包125

5.1 多核软件开发包概述125

5.2 Linux/MCSDK127

5.3 BIOS-MCSDK129

5.3.1 BIOS-MCSDK简介129

5.3.2 BIOS- MCSDK 2.x开发133

5.3.3 MCSDK2.x使用指南135

5.3.4 运行演示应用程序142

5.4 CSL与底层驱动145

5.4.1 CSL介绍145

5.4.2 LLDs介绍145

5.4.3 EDMA3驱动介绍147

5.5 算法处理库147

5.5.1 数字信号处理库（DSPLIB）147

5.5.2 图像处理库（IMGLIB）148

5.5.3 数学函数库（MATHLIB）149

5.6 网络开发工具NDK150

5.6.1 NDK概述151

5.6.2 NDK组织结构152

5.6.3 NDK实现过程153

5.6.4 CCS创建NDK工程155

5.6.5 配置NDK157

5.6.6 NDK开发中应注意的问题157

5.7 HUA实例158

5.7.1 概述158

5.7.2 软件设计161

5.8 Image Processing实例讲解162

5.8.1 概述162

5.8.2 软件设计162

5.8.3 软件实例介绍165

第6章 SYS/BIOS168

6.1 SYS/BIOS基础168

6.1.1 SYS/BIOS概述168

6.1.2 SYS/BIOS与DSP/BIOS的区别169

6.1.3 XDCtools概述170

6.1.4 SYS/BIOS开发流程173

6.2 IPC核间通信174

6.2.1 IPC功能架构174

6.2.2 IPC主要模块介绍176

6.2.3 使用IPC需要解决的问题183

6.3 SYS/BIOS组成183

6.4 SYS/BIOS工程创建和配置189

6.4.1 用TI资源管理器创建SYS/BIOS工程189

6.4.2 用CCS工程向导创建SYS/BIOS工程191

6.5 SYS/BIOS启动过程196

第7章 硬件设计指南198

7.1 电源设计、节电模式和功耗评估198

7.1.1 功耗分析198

7.1.2 系统总体方案设计199

7.1.3 电源滤波设计201

7.1.4 电源控制电路201

7.1.5 3.3V辅助电路203

7.1.6 上电时序控制电路203

7.1.7 在线软件控制205

7.2 时钟设计206

7.2.1 时钟需求206

7.2.2 时钟电路设计208

7.3 复位电路设计215

7.3.1 复位需求统计215

7.3.2 复位电路及时序设计215

7.4 DDR3接口设计216

7.4.1 DDR3技术综述216

7.4.2 TMS320C6678的DDR3控制器217

7.4.3 DDR3-SDRAM选型217

7.4.4 DDR3电路设计218

7.4.5 PCB设计中的注意事项219

7.5 EMIF16接口设计222

7.5.1 EMIF16接口介绍222

7.5.2 EMIF16存储空间分配223

7.5.3 NOR Flash接口设计223

7.5.4 NAND Flash接口设计225

7.6 SRIO接口设计226

7.6.1 设计原理226

7.6.2 PCB设计中的注意事项227

7.6.3 GbE设计228

7.7 SPI接口设计233

7.8 I2C接口设计233

7.9 外中断设计234

7.10 JTAG仿真235

7.11 硬件设计检查表235

7.12 电路设计小技巧240

7.12.1 Ultra Librarian的使用240

7.12.2 Cadence模块化复用243

第8章 TIC66x多核DSP自启动开发253

8.1 概述253

8.1.1 DSP启动过程255

8.1.2 多核启动原理256

8.1.3 启动数据的生成258

8.2 EMIF16方式259

8.3 主从I2C方式259

8.3.1 单核启动模式260

8.3.2 多核启动模式261

8.4 SPI方式261

8.4.1 SPI总线的工作原理262

8.4.2 SPI启动的实现263

8.4.3 SPI NOR启动步骤及注意事项264

8.5 SRIO方式266

8.6 以太网方式268

8.7 PCIe方式270

8.7.1 PCIe启动原理270

8.7.2 PCle启动分析271

8.7.3 单模式加载启动实现271

8.7.4 多核启动实现272

8.7.5 DDR3多模代码加载启动实现273

8.8 HyperLink方式274

第9章 C66x多核编程指南275

9.1 应用程序编程框架275

9.1.1 XDAIS标准275

9.1.2 IALG接口275

9.1.3 XDM标准277

9.1.4 VISA API279

9.2 应用程序映射到多核导航器279

9.2.1 并行处理模型280

9.2.2 识别并行任务282

9.3 多核通信284

9.3.1 数据迁移285

9.3.2 多核导航器数据移动286

9.3.3 通知和同步287

9.3.4 多核导航器的通知方法288

9.4 数据传输引擎290

9.5 共享资源管理291

9.6 存储器管理292

9.7 C66x代码优化295

9.7.1 使用内嵌函数295

9.7.2 软件流水296

9.7.3 混合编程297

9.8 线性汇编300

9.8.1 C代码改写为线性汇编300

9.8.2 线性汇编使用SIMD指令304

9.8.3 循环展开305

9.8.4 解决存储器冲突307

9.9 TI代码优化设计文档309

第10章 C66x多核DSP软件开发实例317

10.1 IPC核间通信实例317

10.1.1 概述317

10.1.2 实例详解318

10.1.3 源代码详解319

10.2 VLFFT326

10.2.1 概述326

10.2.2 软件设计328

10.2.3 VLFFT实验实例330

10.2.4 运行结果分析333

第11章 TMDSEVM6678L EVM及视频编解码实现335

11.1 EVM概述335

11.1.1 TMDSEVM6678L概述336

11.1.2 TMDSEVM66781电路介绍338

11.2 多相机视频编解码实现344

11.2.1 系统介绍344

11.2.2 开发包支持344

11.2.3 性能评估344

第12章 KeyStone Ⅰ自测程序指南348

12.1 自测程序概述348

12.1.1 程序框架349

12.1.2 通用测试方案350

12.1.3 测试范围352

12.1.4 EVM板测试步骤352

12.1.5 移植程序注意事项354

12.1.6 自动执行测试程序354

12.1.7 测试程序特性总结360

12.2 存储器测试365

12.2.1 存储器系统概述365

12.2.2 存储器测试算法367

12.2.3 存储器测试CCS工程项目369

12.2.4 测试配置371

12.2.5 测试时间分析372

12.3 存储器性能测试372

12.3.1 测试算法373

12.3.2 CCS工程项目373

12.3.3 测试配置374

12.4 EMIF接口存储器测试376

12.4.1 CCS工程项目376

12.4.2 测试配置与程序移植377

12.5 通用模块测试379

12.5.1 GPIO模块测试379

12.5.2 I2C模块测试380

12.5.3 SPI模块测试383

12.5.4 Timer模块测试386

12.5.5 UART模块测试389

12.6 AIF模块测试393

12.6.1 概述393

12.6.2 测试算法394

12.6.3 AIF2调试396

12.6.4 CCS工程项目398

12.6.5 测试工程配置399

12.7 HyperLink模块测试400

12.7.1 概述400

12.7.2 HyperLink配置401

12.7.3 HyperLink性能考虑403

12.7.4 CCS工程项目404

12.7.5 测试配置405

12.8 多核导航器模块测试406

12.8.1 多核导航器介绍406

12.8.2 测试算法408

12.8.3 CCS工程项目410

12.8.4 测试配置411

12.9 鲁棒性测试411

12.9.1 概述411

12.9.2 测试算法412

12.9.3 CCS工程项目415

12.9.4 测试配置417

第13章 星载毫米波SAR-GMTI系统数字中频接收机419

13.1 总体设计419

13.1.1 设计原则419

13.1.2 硬件架构420

13.1.3 软件架构421

13.1.4 接口设计421

13.2 硬件设计423

13.3 软件设计426

13.3.1 概述426

13.3.2 A/D采集及存储模块426

13.3.3 数据传输模块427

13.3.4 数据处理模块428

附录 多核DSP开发网络资源432

参考文献433