可编程逻辑器件开发技术MAX+plus II2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

可编程逻辑器件开发技术MAX+plus IIPDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 可编程逻辑器件1

目录1

1.1 专用集成电路ASIC2

1.1.1 可编程逻辑器件PLD3

1.1.2 可编程PROM和可编程PLA3

1.1.3 可编程阵列逻辑PAL4

1.1.4 通用阵列逻辑GAL4

1.2 FPGA/CPLD概述5

1.3.1 基于乘积项（Product-Term）的PLD结构6

1.3 PLD/FPGA结构与原理6

1.3.2 查找表（Look-Up-Table）的原理与结构9

1.4 Altera产品简介11

1.4.1 Altera PLD的优点11

1.4.2 Altera系列芯片12

1.5 Altera的MAX 7000系列器件介绍16

1.5.1 MAX概述16

1.5.2 MAX 7000的功能描述18

1.5.4 MAX 7000输出配置25

1.5.5 MAX 7000器件编程25

1.5.3 MAX 7000可编程速度／功率控制25

1.5.6 MAX 7000边界扫描26

1.5.7 MAX 7000设计加密26

1.5.8 MAX 7000一般性测试26

1.5.9 MAX 7000的QFP运载架和开发插座26

1.6 Altera的FLEX 10K系列器件介绍27

1.6.1 FLEX 10K器件概述27

1.6.2 FLEX 10K的EAB单元27

1.6.3 FLEX 10K逻辑单元和逻辑阵列块32

1.6.4 FLEX 10K的FastTrack连接40

1.6.5 FLEX 10K的I/O单元42

1.6.6 FLEX 10K时钟锁定和时钟自举46

1.6.7 FLEX 10K输出配置47

1.6.8 FLEX 10K JATG边界扫描48

1.6.9 FLEX 10K一般性测试48

1.6.10 FLEX 10K定时模型48

第2章 MAX plus Ⅱ概述51

2.1 MAX plus Ⅱ的系统配置和安装52

2.1.1 推荐的系统配置52

2.1.2 MAX plus Ⅱ的安装54

2.2 MAX plus Ⅱ的授权62

2.3 初识MAX plus Ⅱ67

2.3.1　管理器窗口68

2.3.2　图形编辑器71

2.3.3　符号编辑器71

2.3.4　文本编辑器72

2.3.5　波形编辑器73

2.3.6　编译器窗口73

2.3.7　仿真窗口74

2.3.8　时间分析器74

2.3.9　器件编程窗口76

2.3.10　底层图编辑器77

2.3.11　层次显示窗口79

2.4 MAX plusⅡ的设计流程79

2.4.1 设计输入80

2.4.2 设计处理81

2.4.3 设计校验82

2.4.4 器件编程83

2.5 入门实例84

2.5.1 实例设计输入84

2.5.2 设计编译87

2.5.3 模拟仿真89

2.5.4 定时分析92

第3章 原理图输入法设计93

3.1 设计编写规则93

3.1.1 管脚名称93

3.1.2 结点名称94

3.1.3 总线名称94

3.1.4 文件名称94

3.1.5 项目名称95

3.2.1　原理图编译器96

3.2 原理图输入法设计96

3.2.2　原理图设计流程97

3.2.3　符号编辑流程111

3.3　器件选择和管脚锁定114

3.3.1　器件选择114

3.3.2　管脚锁定118

3.4　底层图编辑器锁定引脚123

3.4.1　查看适配结果123

3.4.2　修改锁定引脚125

3.4.3　重新分配管脚126

第4章　设计项目编译128

4.1　设计医生128

4.2　仿真网表的生成131

4.3　适配规则和报告文件的设定132

4.3.1　适配规则设定132

4.3.2　报告文件的设定134

4.4　逻辑综合选项设定137

4.4.1　全局逻辑综合选项137

4.4.2　局部逻辑综合选项141

4.5　全局器件属性设定145

4.6　时间需求选项146

4.7　打包（Clique）设定148

4.8　其他设置153

4.8.1　全局参数设置153

4.8.2　相关管脚设定154

4.8.3　忽略和清除工程设置155

4.8.4　反注功能155

4.8.5　转换格式156

4.8.6　接口设置156

4.9　编译结果159

4.9.1　察看报告文件161

4.9.2　观察适配结果171

4.9.3　打开设计医生再编译174

4.9.4　生成VHDL输出文件176

第5章　时序电路仿真180

5.1　时序电路设计180

5.2　项目编译184

5.3　波形仿真185

5.3.1　波形编辑器185

5.3.2　添加节点信号186

5.3.3　信号赋值190

5.3.4　执行仿真193

5.3.5　定时分析197

5.3.6　Probe的使用203

第6章　硬件描述语言VHDL208

6.1 VHDL语言介绍208

6.1.1 VHDL历史208

6.1.2 VHDL设计单元209

6.2 基本的VHDL术语212

6.3.1　信号赋值语句215

6.3 VHDL行为建模215

6.3.2　进程语句225

6.4 VHDL的数据对象和数据类型239

6.4.1　数据对象239

6.4.2　数据类型241

6.5 VHDL的子程序256

6.6 VHDL预定义属性268

6.6.1　值类属性268

6.6.2　函数类属性272

6.6.3　信号类属性278

6.6.5　范围类属性282

6.6.4　类型类属性282

6.7 VHDL的配置283

6.7.1 默认配置283

6.7.2 元件配置285

6.7.3 块配置288

6.7.4 结构配置290

第7章　文本输入法设计293

7.1 VHDL设计编写规则293

7.2.1　文本编辑器295

7.2　文本输入法设计295

7.2.2 VHDL设计流程297

7.3　波形输入法输入306

7.4　层次设计方法308

7.4.1　功能模块308

7.4.2　层次设计举例316

第8章　器件编程319

8.1　硬件设置和编程下载319

8.2.1　编程文件选择323

8.2　编程文件选择和转换323

8.2.2　编程文件转换325

8.3　多器件编程327

8.3.1 多器件JTAG链编程配置328

8.3.2　多个FLEX器件编程331

8.4 EPC系列配置器件的设置编程333

8.5 ByteBlaster下载方式336

8.5.1　下载电缆介绍336

8.5.2　工作电路介绍341

8.6 Windows 2000下器件编程和下载346