数字逻辑 第2版2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

数字逻辑 第2版PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第一章 数制与编码1

1.1 进位计数制1

1.1.1 十进制数的表示1

1.1.2 二进制数的表示2

1.1.3 其他进制数的表示4

1.2 数制转换6

1.2.1 二进制数与十进制数的转换6

1.2.2 八进制数、十六进制数与二进制数的转换9

1.3 带符号数的代码表示9

1.3.1 真值与机器数9

1.3.2 原码10

1.3.3 反码11

1.3.4 补码11

1.3.5 机器数的加、减运算12

1.3.6 十进制数的补数15

1.4 数的定点表示和浮点表示17

1.4.1 数的定点表示17

1.4.2 数的浮点表示18

1.5 数码和字符的代码表示19

1.5.1 十进制数的二进制编码19

1.5.2 可靠性编码21

1.5.3 字符代码22

小结24

习题一24

第二章 逻辑代数基础26

2.1 逻辑代数的基本概念26

2.1.1 逻辑变量26

2.1.2 逻辑运算27

2.1.3 逻辑函数28

2.2 逻辑代数的公理、定理及规则28

2.2.1 逻辑代数的公理和基本定理28

2.2.2 逻辑代数的重要规则32

2.3 逻辑函数表达式的形式与转换33

2.3.1 逻辑函数的表示法33

2.3.2 逻辑函数表达式的基本形式34

2.3.3 逻辑函数表达式的标准形式34

2.3.4 逻辑函数表达式的转换38

2.4 逻辑函数的化简41

2.4.1 代数化简法42

2.4.2 卡诺图化简法44

2.4.3 逻辑函数化简中有关问题的考虑53

小结55

习题二56

第三章 组合逻辑电路59

3.1 逻辑门电路59

3.1.1 简单逻辑门电路59

3.1.2 复合逻辑门电路60

3.2 逻辑函数的实现63

3.2.1 用“与非”门实现逻辑函数64

3.2.2 用“或非”门实现逻辑函数65

3.2.3 用“与或非”门实现逻辑函数66

3.2.4 用“异或”门实现逻辑函数67

3.3 组合逻辑电路的分析68

3.4 组合逻辑电路的设计71

3.4.1 单输出组合逻辑电路的设计72

3.4.2 多输出组合逻辑电路的设计77

3.5 组合逻辑电路的竞争与冒险84

3.5.1 竞争与冒险的产生85

3.5.2 判别冒险86

3.5.3 消除冒险88

小结89

习题三89

第四章 同步时序逻辑电路93

4.1 同步时序逻辑电路模型93

4.1.1 同步时序逻辑电路的结构93

4.1.2 同步时序逻辑电路的描述94

4.2 触发器96

4.2.1 R-S触发器96

4.2.2 D触发器100

4.2.3 J-K触发器101

4.2.4 T触发器103

4.3 同步时序逻辑电路分析104

4.4 同步时序逻辑电路设计109

4.4.1 建立原始状态图和状态表110

4.4.2 状态化简115

4.4.3 状态编码124

4.4.4 确定激励函数和输出函数127

4.4.5 画逻辑电路图130

4.5 同步时序逻辑电路设计举例131

小结140

习题四141

第五章 异步时序逻辑电路145

5.1 异步时序逻辑电路模型145

5.2 脉冲异步时序逻辑电路分析和设计147

5.2.1 脉冲异步时序逻辑电路分析147

5.2.2 脉冲异步时序逻辑电路设计150

5.3 电平异步时序逻辑电路分析和设计154

5.3.1 电平异步时序逻辑电路的描述方法154

5.3.2 电平异步时序逻辑电路分析156

5.3.3 电平异步时序逻辑电路设计158

5.4 电平异步时序逻辑电路的竞争与冒险164

5.4.1 电平异步时序逻辑电路的竞争现象164

5.4.2 电平异步时序逻辑电路的本质冒险170

5.5 电平异步时序逻辑电路设计举例171

小结175

习题五175

第六章 采用中、大规模集成电路的逻辑设计179

6.1 二进制并行加法器179

6.2 数值比较器185

6.3 译码器187

6.4 多路选择器190

6.5 计数器193

6.6 寄存器196

6.7 只读存储器198

6.8 可编程逻辑阵列203

6.9 可编程阵列逻辑208

6.9.1 基本门阵列结构208

6.9.2 可编程输入／输出结构209

6.9.3 带反馈的寄存器结构210

6.9.4 带“异或”门的寄存器结构211

6.10 通用阵列逻辑212

6.10.1 性能和特点212

6.10.2 基本结构和工作原理213

6.11 高密度可编程逻辑器件216

6.11.1 复杂可编程逻辑器件216

6.11.2 现场可编程门阵列217

小结218

习题六219

第七章 数字系统设计222

7.1 概述222

7.2 数字系统的描述224

7.2.1 方框图224

7.2.2 时序图224

7.2.3 算法状态机图225

7.2.4 寄存器传送语言227

7.3 基本数字系统设计233

7.4 简易计算机设计246

小结253

习题七253

第八章 自动逻辑综合255

8.1 多维体表示255

8.2 多维体的基本运算258

8.2.1 蕴涵运算259

8.2.2 并集运算261

8.2.3 交集运算261

8.2.4 相容运算263

8.2.5 锐积运算265

8.3 多维体运算的计算机实现267

8.3.1 多维体的编码267

8.3.2 蕴涵运算的实现268

8.3.3 交集运算的实现269

8.3.4 相容运算的实现270

8.3.5 锐积运算的实现271

8.4 组合逻辑电路的计算机辅助逻辑设计273

8.4.1 函数的质蕴涵与覆盖273

8.4.2 求质蕴涵项的算法275

8.4.3 求覆盖的算法279

8.5 同步时序逻辑电路的计算机辅助逻辑设计286

8.5.1 状态化简算法286

8.5.2 状态分配算法288

小结289

习题八290

第九章 逻辑模拟与测试292

9.1 逻辑模拟的模型292

9.1.1 元件的延迟时间293

9.1.2 模拟信号的状态值293

9.1.3 模拟时钟297

9.2 逻辑模拟算法297

9.2.1 模拟算法分类297

9.2.2 编译法298

9.2.3 表驱动法299

9.3 故障模拟301

9.3.1 故障模型301

9.3.2 故障模拟方法302

9.4 逻辑电路的测试304

9.4.1 组合逻辑电路的测试304

9.4.2 时序逻辑电路的测试307

9.5 可测性设计309

9.5.1 分块测试309

9.5.2 改善可观察性和可控性310

9.5.3 内测试311

9.5.4 边界扫描测试312

小结313

习题九313

第十章 Verilog HDL语言315

10.1 概述315

10.2 Verilog HDL语言基本要素316

10.2.1 基本语法定义316

10.2.2 数据类型322

10.3 Verilog HDL语言的基本语句324

10.3.1 赋值语句324

10.3.2 块语句326

10.3.3 条件语句327

10.3.4 循环语句328

10.4 Verilog HDL语言的其他结构329

10.4.1 函数和任务330

10.4.2 系统任务和函数331

10.4.3 预编译指令332

10.5 Verilog HDL设计方法333

10.5.1 Verilog HDL语言描述333

10.5.2 使用Verilog HDL设计数字系统334

小结341

习题十342

第十一章 逻辑器件343

11.1 二极管及三极管的开关特性343

11.1.1 二极管的开关特性343

11.1.2 三极管的开关特性345

11.2 三极管反相器347

11.2.1 反相器的工作原理347

11.2.2 反相器的工作条件348

11.2.3 改善反相器输出波形349

11.2.4 反相器的负载能力350

11.3 典型集成TTL“与非”门电路352

11.3.1 电路结构及工作原理352

11.3.2 参数与指标352

11.4 其他类型TTL“与非”门电路355

11.4.1 集电极开路门355

11.4.2 三态门356

11.5 MOS集成门电路356

11.5.1 MOS管357

11.5.2 MOS反相器358

11.5.3 MOS门电路360

11.6 数字集成电路分类、性能及器件名称362

小结363

习题十一364

参考文献365