软/硬件协同设计2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

软/硬件协同设计PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第一部分 基本概念2

第1章 何为硬件，何为软件2

1.1 软／硬件协同设计简介2

1.1.1 硬件2

1.1.2 软件3

1.1.3 硬件与软件5

1.1.4 定义软／硬件协同设计8

1.2 探求高能效9

1.2.1 性能9

1.2.2 能效10

1.3 软／硬件协同设计的驱动因素11

1.4 软／硬件协同设计的空间12

1.4.1 平台的设计空间12

1.4.2 应用的映射13

1.5 软、硬件设计的二重性14

1.6 抽象层次的建模15

1.7 并发与并行17

1.8 小结19

1.9 扩展阅读19

1.10 问答题19

第2章 数据流建模与变换22

2.1 数据流图介绍22

2.1.1 令牌、参与者、队列25

2.1.2 触发率、触发规则、调度26

2.1.3 同步数据流图26

2.1.4 SDF图的确定性27

2.2 剖析SDF图28

2.2.1 构建周期性容许顺序调度方案（PASS）28

2.2.2 实例：构建一个PAM-4系统的PASS30

2.3 控制流建模以及数据流建模的局限31

2.3.1 以SDF语义仿真控制流31

2.3.2 扩展SDF语义32

2.4 添加时间与资源32

2.4.1 实时性限制与输入／输出采样率33

2.4.2 数据流的资源模型33

2.4.3 对吞吐量的限制34

2.5 设计转换35

2.5.1 多速率扩展36

2.5.2 重定时37

2.5.3 流水线37

2.5.4 铺展38

2.6 数据流建模小结39

2.7 扩展阅读40

2.8 问答题40

第3章 数据流的软件与硬件实现43

3.1 数据流的软件实现43

3.1.1 队列和参与者的软件实现43

3.1.2 基于动态调度器的软件实现47

3.1.3 实例：四点快速傅里叶变换的SDF表示48

3.1.4 基于静态调度的顺序触发52

3.2 数据流的硬件实现54

3.2.1 单速率SDF图的硬件实现54

3.2.2 流水线57

3.3 数据流的软／硬件结合实现58

3.4 小结61

3.5 扩展阅读61

3.6 问答题62

第4章 数据流与控制流分析63

4.1 C程序的数据边与控制边63

4.2 数据边与控制边的实现65

4.3 构建控制流图66

4.4 构建数据流图67

4.5 应用实例：C程序的硬件转换70

4.5.1 数据通路的设计70

4.5.2 控制电路的设计71

4.6 单赋值程序72

4.7 小结75

4.8 扩展阅读75

4.9 问答题75

第二部分 自定义体系结构的设计空间80

第5章 FSMD80

5.1 基于时钟周期的位并行硬件80

5.1.1 连线和寄存器80

5.1.2 精度和符号82

5.1.3 表达式的硬件映射83

5.2 硬件模块85

5.3 有限状态机87

5.4 FSMD简介89

5.4.1 建模89

5.4.2 FSMD模型：两个堆叠的FSM91

5.4.3 FSMD的不唯一性92

5.4.4 实现93

5.5 FSMD设计实例：一个中位数处理器95

5.5.1 设计规范：计算中位数95

5.5.2 映射中位数模型到硬件96

5.5.3 数据输入的序列化96

5.5.4 完全顺序化的计算97

5.6 恰当的FSMD101

5.7 FSMD的语言映射实例102

5.7.1 GEZEL语言的GCD102

5.7.2 Verilog语言的GCD103

5.7.3 VHDL语言的GCD104

5.7.4 SystemC语言的GCD106

5.8 小结108

5.9 扩展阅读108

5.10 问答题109

第6章 微程序的体系结构113

6.1 有限状态机的局限性113

6.1.1 状态激增113

6.1.2 异常的处理114

6.1.3 运行时的灵活性114

6.2 微程序的控制114

6.3 微指令的编码115

6.3.1 转移域115

6.3.2 命令域116

6.4 微程序的数据通路118

6.4.1 数据通路的体系结构118

6.4.2 撰写微程序119

6.5 实现微程序机121

6.6 微程序的解释器126

6.7 微程序的流水线130

6.7.1 微指令寄存器130

6.7.2 数据通路的条件码寄存器131

6.7.3 流水线的下一个地址逻辑131

6.8 微控制器中的微程序设计132

6.8.1 系统结构132

6.8.2 实例：Bresenham直线演算法133

6.9 小结137

6.10 扩展阅读137

6.11 问答题137

第7章 通用嵌入式核140

7.1 处理器140

7.1.1 典型微处理器的工具链140

7.1.2 从C程序到汇编指令141

7.2 RISC的流水线144

7.2.1 控制冒险146

7.2.2 数据冒险147

7.2.3 结构冒险148

7.3 程序的组织149

7.3.1 数据类型149

7.3.2 存储器层次结构中的变量150

7.3.3 函数的调用152

7.3.4 程序的布局154

7.4 编译器工具155

7.4.1 大小检查156

7.4.2 段检查157

7.4.3 汇编代码检查158

7.5 低级程序分析159

7.6 处理器的仿真162

7.6.1 指令集的仿真162

7.6.2 基于目标代码执行的分析163

7.6.3 低抽象级仿真167

7.7 小结167

7.8 扩展阅读168

7.9 问答题168

第8章 SoC174

8.1 SoC的概念174

8.1.1 角色的分配174

8.1.2 SoC与自定义硬件的接口175

8.2 SoC体系结构的四个设计原则176

8.2.1 异构分布式数据处理176

8.2.2 异构分布式通信177

8.2.3 异构分布式存储178

8.2.4 分层控制180

8.3 实例：便携式多媒体系统181

8.4 SoC的GEZEL建模183

8.4.1 一个带有StrongARM核的片上系统183

8.4.2 带有8051核的乒乓缓存186

8.4.3 AVR ATMega28上的UART189

8.5 小结192

8.6 扩展阅读192

8.7 问答题193

第三部分 软／硬件接口196

第9章 软／硬件通信原理196

9.1 连接软件和硬件196

9.2 同步化方案197

9.2.1 同步化概念197

9.2.2 信号量199

9.2.3 单向与双向交握201

9.2.4 阻塞、非阻塞式传输203

9.3 通信限制与计算限制203

9.4 紧耦合与松耦合205

9.5 小结206

9.6 扩展阅读206

9.7 问答题206

第10章 片上总线208

10.1 片上总线系统208

10.1.1 几个现今的片上总线标准208

10.1.2 共享总线上的元件209

10.1.3 点到点总线上的元件210

10.1.4 片上总线的物理实现210

10.1.5 总线命名的约定211

10.1.6 总线的时序图211

10.1.7 通用总线的定义212

10.2 总线传输213

10.2.1 简单的读写传输213

10.2.2 传输数据的大小和字节顺序214

10.2.3 改进的总线传输217

10.3 多个主设备的总线系统219

10.3.1 总线的优先级221

10.3.2 总线锁定221

10.4 总线的拓扑结构223

10.4.1 总线开关224

10.4.2 片上网络225

10.5 小结226

10.6 扩展阅读227

10.7 问答题227

第11章 微处理器接口231

11.1 内存映射接口231

11.1.1 内存映射寄存器231

11.1.2 信箱233

11.1.3 FIFO队列234

11.1.4 主从式交握234

11.1.5 共享内存235

11.1.6 内存映射接口的GEZEL建模236

11.2 协处理器接口239

11.2.1 快速单工链路240

11.2.2 LEON-3浮点协处理器接口242

11.3 自定义指令接口243

11.3.1 ASIP设计流程244

11.3.2 实例：端字节序处理器245

11.3.3 实例：Nios-II自定义指令接口249

11.3.4 寻找合适的ASIP指令251

11.4 小结254

11.5 扩展阅读254

11.6 问答题255

第12章 硬件接口258

12.1 协处理器的硬件接口258

12.1.1 协处理器硬件接口的功能258

12.1.2 处理器接口的布局259

12.2 数据设计259

12.2.1 灵活的寻址机制260

12.2.2 复用和掩码260

12.3 控制设计261

12.3.1 层次控制262

12.3.2 内部流水线的控制263

12.4 编程模型＝控制设计＋数据设计266

12.4.1 地址映射267

12.4.2 指令集267

12.5 小结268

12.6 扩展阅读268

12.7 问答题268

第四部分 应用实例274

第13章 Trivium密码协处理器274

13.1 Trivium流密码算法274

13.1.1 流密码274

13.1.2 Trivium275

13.1.3 Trivium的硬件映射276

13.1.4 Trivium的硬件测试平台279

13.2 8位平台上的Trivium280

13.2.1 8051协处理器的总体设计280

13.2.2 8051协处理器的硬件平台281

13.2.3 8051的软件驱动程序284

13.3 32位平台上的Trivium287

13.3.1 存储器映射接口的硬件平台288

13.3.2 存储器映射接口的软件驱动程序291

13.3.3 自定义指令接口的硬件平台293

13.3.4 自定义指令接口的软件驱动程序296

13.4 小结297

13.5 扩展阅读298

13.6 问答题298

第14章 AES协处理器299

14.1 AES加密和解密299

14.2 AES加密协处理器的存储映射300

14.2.1 硬件的接口操作300

14.2.2 编程模型300

14.2.3 软件驱动程序的设计302

14.2.4 硬件接口设计304

14.2.5 系统性能评估306

14.3 带自定义指令的AES加／解密307

14.3.1 AES T盒的参考实现307

14.3.2 AES T盒的自定义指令设计310

14.3.3 在GEZEL中AEST盒的自定义指令设计312

14.3.4 AES T盒的软件集成和性能315

14.4 小结317

14.5 扩展阅读317

14.6 问答题317

第15章 CORDIC协处理器318

15.1 坐标旋转数字计算机算法318

15.1.1 算法318

15.1.2 C语言的参考实现319

15.2 CORDIC的硬件协处理器321

15.2.1 CORDIC硬件核321

15.2.2 快速单工链路协处理器的硬件接口323

15.3 CORDIC协处理器的FPGA原型326

15.4 大量旋转问题的处理328

15.5 小结332

15.6 扩展阅读332

15.7 问答题333

附录A GEZEL软件实践334

参考文献346