数字逻辑原理与FPGA设计2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

数字逻辑原理与FPGA设计PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 绪论1

1.1 数字时代1

1.1.1 模拟信号1

1.1.2 数字信号1

1.2 数字系统2

1.2.1 数字技术的优势2

1.2.2 数字逻辑电路3

1.2.3 数字系统的组成4

1.2.4 典型的数字系统——计算机5

1.2.5 数字逻辑的内容及研究方法6

1.3 数制及其转换6

1.3.1 数制6

1.3.2 数制转换7

1.4 带符号二进制数的代码表示10

1.5 编码13

1.5.1 BCD码13

1.5.2 格雷码14

1.5.3 奇偶校验码14

1.5.4 ASCII码15

1.6 习题16

第2章 逻辑代数基础18

2.1 逻辑代数的基本概念18

2.1.1 逻辑变量及基本运算18

2.1.2 逻辑表达式19

2.1.3 逻辑代数的公理20

2.2 逻辑函数22

2.2.1 逻辑函数的定义22

2.2.2 逻辑函数的表示法22

2.2.3 复合逻辑25

2.3 逻辑函数的标准形式26

2.3.1 最小项及最小项表达式27

2.3.2 最大项及最大项表达式28

2.3.3 逻辑函数表达式的转换方法30

2.3.4 逻辑函数的相等34

2.4 逻辑代数的重要定理35

2.4.1 重要定理35

2.4.2 重要定理与最小项、最大项之间的关系37

2.5 逻辑函数化简38

2.5.1 代数化简法39

2.5.2 卡诺图化简法40

2.5.3 具有任意项的逻辑函数的化简46

2.6 习题47

第3章 组合逻辑电路49

3.1 逻辑门电路的外特性49

3.1.1 简单逻辑门电路49

3.1.2 复合逻辑门电路54

3.1.3 门电路的主要外特性参数56

3.1.4 正逻辑与负逻辑58

3.2 组合逻辑电路分析60

3.2.1 组合逻辑电路的基本特点60

3.2.2 分析流程60

3.2.3 计算机中常用组合逻辑电路分析举例62

3.3 组合逻辑电路的设计70

3.4 设计方法的灵活运用72

3.4.1 逻辑代数法72

3.4.2 利用无关项简化设计74

3.4.3 分析设计法77

3.5 组合逻辑电路的险象78

3.5.1 险象的产生与分类78

3.5.2 险象的判断与消除79

3.6 计算机中常用的组合逻辑电路设计82

3.6.1 8421码加法器82

3.6.2 七段译码器84

3.6.3 多路选择器与多路分配器87

3.7 习题90

第4章 时序逻辑电路分析4.1 时序逻辑电路模型95

4.2 触发器96

4.2.1 基本R-S触发器97

4.2.2 常用触发器101

4.2.3 各类触发器的相互转换106

4.2.4 集成触发器的主要特性参数109

4.3 同步时序逻辑分析109

4.3.1 同步时序逻辑电路描述111

4.3.2 同步时序逻辑分析116

4.4 异步时序逻辑电路分析120

4.5 计算机中常用的时序逻辑电路122

4.5.1 寄存器122

4.5.2 计数器126

4.5.3 节拍发生器131

4.6 习题132

第5章 时序逻辑电路设计5.1 同步时序逻辑设计的基本方法135

5.2 建立原始状态图140

5.3 状态化简142

5.3.1 状态化简的基本原理143

5.3.2 完全定义状态化简方法144

5.4 状态编码147

5.4.1 确定存储状态所需的触发器个数148

5.4.2 用相邻编码法实现状态编码148

5.5 确定激励函数及输出方程149

5.5.1 选定触发器类型149

5.5.2 求激励函数及输出函数149

5.5.3 电路的“挂起”及恢复问题151

5.6 脉冲异步时序电路的设计方法152

5.7 时序逻辑设计举例156

5.7.1 序列检测器设计156

5.7.2 计数器设计158

5.7.3 基于MSI器件实现任意模值计数器161

5.8 习题164

第6章 可编程逻辑器件168

6.1 可编程逻辑器件概述168

6.1.1 可编程逻辑器件的发展历程168

6.1.2 可编程逻辑器件分类170

6.1.3 可编程逻辑器件的结构172

6.2 简单PLD原理173

6.2.1 PLD中阵列的表示方法173

6.2.2 PROM175

6.2.3 PLA器件177

6.2.4 PAL器件178

6.2.5 GAL器件179

6.3 CPLD180

6.3.1 CPLD的基本结构180

6.3.2 Altera公司MAX系列CPLD简介181

6.4 FPGA184

6.4.1 FPGA的基本结构184

6.4.2 Altrea公司FPGA系列FLEX10K器件的结构185

6.4.3 嵌入阵列块（Embedded Array Block,EAB）187

6.4.4 逻辑阵列块（Logic Array Block,LAB）188

6.4.5 逻辑单元（Logic Element,LE）189

6.4.6 快速通道互连190

6.4.7 输入输出单元（IOE）191

6.5 习题192

第7章 VHDL设计基础194

7.1 VHDL的基本组成194

7.1.1 实体194

7.1.2 构造体197

7.1.3 程序包200

7.1.4 库201

7.1.5 配置202

7.2 VHDL语言的基本要素206

7.2.1 VHDL语言的标识符206

7.2.2 VHDL语言的客体207

7.2.3 VHDL语言的数据类型209

7.2.4 VHDL语言的运算操作符215

7.3 VHDL语言的基本语句217

7.3.1 顺序描述语句217

7.3.2 并行语句226

7.4 常见组合逻辑电路的VHDL设计237

7.4.1 编码器、译码器、选择器237

7.4.2 数值比较器240

7.4.3 算术逻辑运算器（ALU）设计241

7.5 常见时序逻辑电路的VHDL设计243

7.5.1 触发器的VHDL设计243

7.5.2 锁存器和寄存器245

7.5.3 计数器246

7.6 习题251

第8章 FPGA设计基础253

8.1 EDA技术概述253

8.1.1 EDA技术的发展历程253

8.1.2 EDA技术的主要内容254

8.1.3 EDA技术的发展趋势255

8.2 FPGA设计方法与设计流程256

8.2.1 基于FPGA的层次化设计方法256

8.2.2 基于FPGA技术的数字逻辑系统设计流程257

8.3 FPGA设计工具261

8.3.1 MAX+plus Ⅱ开发工具261

8.3.2 Quartus Ⅱ开发工具269

8.4 FPGA器件280

8.4.1 FPGA器件选型280

8.4.2 FPGA产品281

8.5 习题284

第9章 数字逻辑实验指南284

9.1 MAX+plus Ⅱ设计入门285

9.1.1 建立图形设计文件285

9.1.2 设计项目编译288

9.1.3 设计项目校验290

9.1.4 引脚锁定292

9.1.5 器件编程下载与硬件测试293

9.2 MAX+plus Ⅱ设计举例293

9.2.1 基于原理图输入设计4位加法器293

9.2.2 基于原理图输入设计M=12加法计数器295

9.2.3 基于Altera宏功能模块LPM_ROM的4位乘法器设计297

9.3 Quartus Ⅱ设计入门301

9.3.1 Quartus Ⅱ的启动301

9.3.2 设计输入305

9.3.3 建立工程项目306

9.3.4 编译综合308

9.3.5 仿真测试309

9.3.6 硬件测试311

9.4 Quartus Ⅱ设计举例313

9.4.1 基于原理图输入的数字逻辑电路的Quartus Ⅱ设计313

9.4.2 基于VHDL文本输入的数字逻辑电路的Quartus Ⅱ设计316

9.4.3 基于LPM可定制宏功能模块的数字逻辑电路的Quartus Ⅱ设计320

9.4.4 基于混合输入方式的数字逻辑电路的Quartus Ⅱ设计323

9.5 数字逻辑基础型实验326

9.5.1 实验1 原理图输入设计8位加法器326

9.5.2 实验2 4-16线译码器的EDA设计327

9.5.3 实验3 计数器的EDA设计328

9.5.4 实验4 原理图输入设计M=100十进制加法计数器329

9.5.5 实验5 伪随机信号发生器FPGA设计329

9.5.6 实验6 应用VHDL完成简单组合电路设计330

9.5.7 实验7 应用VHDL完成简单时序电路设计331

9.5.8 实验8 设计含计数使能、异步复位和计数值并行预置功能的4位加法计数器331

9.5.9 实验9 设计移位运算器332

9.5.10 实验10 循环冗余校验（CRC）模块设计335

9.6 习题338

第10章 数字系统的FPGA设计338

10.1 数字钟的FPGA设计341

10.1.1 设计要求341

10.1.2 功能描述341

10.1.3 数字钟的层次化设计方案342

10.1.4 数字钟的顶层设计和仿真347

10.1.5 硬件测试347

10.2 乐曲演奏电路FPGA设计349

10.2.1 设计要求349

10.2.2 原理描述350

10.2.3 乐曲硬件演奏电路的层次化设计方案351

10.2.4 乐曲演奏电路顶层电路的设计和仿真356

10.3 多功能算术逻辑运算单元的EDA设计357

10.3.1 设计要求357

10.3.2 原理描述358

10.3.3 多功能算术逻辑运算单元层次化设计方案358

10.3.4 多功能算术逻辑运算单元的顶层设计和仿真359

10.4 数字系统设计课题360

10.4.1 课题1 多功能运算器FPGA设计360

10.4.2 课题2 时序发生器FPGA设计361

10.4.3 课题3 设计一个具有3种信号灯的交通灯控制系统362

10.4.4 课题4 设计一个基于FPGA芯片的弹道计时器363

10.4.5 课题5 设计一个基于FPGA芯片的汽车尾灯控制器363

10.4.6 课题6 数字密码锁EDA设计365

10.4.7 课题7 电梯控制器FPGA设计365

10.4.8 课题8 自动售饮料控制器VHDL设计366

10.4.9 课题9 出租车自动计费器FPGA设计367

10.4.10 课题10 数字式频率计的FPGA设计368

附录A GW48EDA系统使用说明369

A.1 概述369

A.2 实验电路结构图370

附录B 网上资料与教学课件383

参考文献384