EDA 技术实用教程 VERILOG HDL版2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

EDA 技术实用教程 VERILOG HDL版PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 EDA技术概述1

1.1 EDA技术及其发展1

1.2 EDA技术实现目标3

1.3 硬件描述语言Verilog HDL4

1.4 其他常用HDL5

1.5 HDL综合6

1.6 自顶向下的设计技术8

1.7 EDA技术的优势11

1.8 EDA设计流程12

1.8.1 设计输入（原理图／HDL文本编辑）12

1.8.2 综合14

1.8.3 适配14

1.8.4 时序仿真与功能仿真14

1.8.5 编程下载15

1.8.6 硬件测试15

1.9 ASIC及其设计流程15

1.9.1 ASIC设计简介15

1.9.2 ASIC设计一般流程简述17

1.10 常用EDA工具18

1.10.1 设计输入编辑器18

1.10.2 HDL综合器19

1.10.3 仿真器20

1.10.4 适配器21

1.10.5 下载器21

1.11 Quartus Ⅱ概述21

1.12 IP核23

1.13 EDA技术发展趋势管窥24

习题26

第2章 FPGA与CPLD的结构原理27

2.1 PLD概述27

2.1.1 PLD的发展历程27

2.1.2 PLD分类28

2.2 简单PLD结构原理29

2.2.1 逻辑元件符号表示29

2.2.2 PROM结构原理30

2.2.3 PLA结构原理32

2.2.4 PAL结构原理32

2.2.5 GAL结构原理34

2.3 CPLD的结构原理36

2.4 FPGA的结构原理39

2.4.1 查找表逻辑结构39

2.4.2 Cyclone Ⅲ系列器件的结构原理40

2.5 硬件测试45

2.5.1 内部逻辑测试45

2.5.2 JTAG边界扫描46

2.5.3 嵌入式逻辑分析仪49

2.6 大规模PLD产品概述49

2.6.1 Lattice公司的PLD器件49

2.6.2 Xilinx公司的PLD器件51

2.6.3 Altera公司的PLD器件53

2.6.4 Actel公司的PLD器件56

2.6.5 Altera的FPGA配置方式56

2.7 CPLD/FPGA的编程与配置57

2.7.1 CPLD在系统编程57

2.7.2 FPGA配置方式58

2.7.3 FPGA专用配置器件59

2.7.4 使用单片机配置FPGA60

2.7.5 使用CPLD配置FPGA62

习题62

第3章 Verilog设计入门63

3.1 组合电路的Verilog描述63

3.1.1 2选1多路选择器及其Verilog描述63

3.1.2 4选1多路选择器及其case语句表述方式67

3.1.3 4选1多路选择器及其数据流描述方式72

3.1.4 4选1多路选择器及其if语句描述方式75

3.1.5 加法器及其Verilog描述77

3.2 时序模块及其Verilog表述82

3.2.1 边沿触发型触发器及其Verilog表述82

3.2.2 电平触发型锁存器及其Verilog表述83

3.2.3 含异步复位／时钟使能型触发器及其Verilog表述85

3.2.4 同步复位型触发器及其Verilog表述85

3.2.5 异步复位型锁存器及其Verilog表述86

3.2.6 Verilog的时钟过程表述的特点和规律87

3.2.7 异步时序模块的Verilog表述88

3.3 二进制计数器及其Verilog设计89

3.3.1 4位二进制计数器及其Verilog表述89

3.3.2 功能更全面的计数器设计91

习题93

第4章 EDA工具应用初步95

4.1 硬件逻辑电路的一般设计和测试流程95

4.1.1 编辑和输入设计文件95

4.1.2 创建工程96

4.1.3 全程编译前约束项目设置98

4.1.4 全程综合与编译99

4.1.5 仿真测试100

4.1.6 RTL图观察器应用103

4.2 引脚锁定与硬件测试104

4.2.1 引脚锁定104

4.2.2 编译文件下载105

4.2.3 AS直接编程模式106

4.2.4 JTAG间接编程模式106

4.2.5 USB-Blaster编程配置器件使用方法108

4.2.6 图形方式设置引脚锁定108

4.2.7 利用引脚属性定义方式锁定引脚108

4.3 嵌入式逻辑分析仪使用方法109

4.4 编辑SignalTap Ⅱ的触发信号114

4.5 原理图编辑输入设计流程115

4.5.1 基于原理图的层次化设计流程116

4.5.2 应用宏模块设计频率计119

4.5.3 宏模块逻辑功能查询123

4.6 keep属性应用123

4.7 SignalProbe使用方法125

4.8 Settings设置126

4.9 Fitter Settings项设置126

4.10 HDL版本设置及Analysis ＆ Synthesis功能127

4.11 功能块Chip Planner应用128

4.11.1 Chip Planner应用流程说明128

4.11.2 Chip Planner说明129

4.11.3 利用Change Manager检测底层逻辑130

4.12 Synplify的应用及接口方法131

4.12.1 Synplify使用流程132

4.12.2 Synplify与Quartus Ⅱ接口134

习题136

实验与设计137

4-1 计数器设计实验137

4-2 多路选择器设计实验138

4-3 8位全加器设计实验138

4-4 原理图输入法设计频率计139

4-5 十六进制7段数码显示译码器设计139

4-6 数码扫描显示电路设计140

第5章 Verilog设计深入142

5.1 过程中的两类赋值语句142

5.1.1 阻塞式赋值142

5.1.2 非阻塞式赋值143

5.1.3 深入认识阻塞赋值和非阻塞式赋值的特点144

5.2 过程结构总结148

5.3 移位寄存器设计151

5.3.1 含同步预置功能的移位寄存器设计152

5.3.2 模式可控的移位寄存器设计153

5.3.3 使用移位操作符设计移位寄存器154

5.4 乘法器设计及相关语句应用155

5.4.1 参数定义关键词parameter155

5.4.2 整数型寄存器类型定义155

5.4.3 for语句用法156

5.4.4 repeat语句用法157

5.4.5 while语句用法157

5.4.6 Verilog循环语句的特点158

5.5 if语句一般用法158

5.6 三态与双向端口设计161

5.6.1 三态控制电路设计162

5.6.2 双向端口设计162

5.6.3 三态总线控制电路设计164

5.7 模可控计数器设计166

5.7.1 同步加载模型设计166

5.7.2 异步加载模型设计168

5.7.3 异步清0加载模型设计168

5.7.4 同步清0加载模型设计169

5.8 半整数与奇数分频电路设计170

5.9 Verilog的描述风格171

5.9.1 RTL描述172

5.9.2 行为描述172

5.9.3 数据流描述174

5.9.4 结构描述174

习题175

实验与设计175

5-1 半整数与奇数分频器设计175

5-2 模可控计数器设计176

5-3 VGA彩条信号显示控制电路设计176

5-4 移位相加型8位硬件乘法器设计179

5-5 移位寄存器设计181

5-6 串行静态显示控制电路设计181

第6章 EDA工具应用深入182

6.1 LPM计数器模块调用182

6.1.1 计数器LPM模块文本文件的调用182

6.1.2 LPM计数器程序与参数传递语句184

6.1.3 创建工程与仿真测试185

6.2 流水线乘法累加器设计186

6.2.1 LPM加法器模块设置187

6.2.2 LPM乘法器模块设置188

6.2.3 仿真乘法累加器188

6.2.4 乘法器的Verilog文本表述和相关属性设置189

6.3 LPM_RAM模块的设置191

6.3.1 初始化文件生成191

6.3.2 LPM_RAM设置和调用193

6.3.3 测试LPM_RAM195

6.3.4 存储器的Verilog文本描述及相关属性应用195

6.4 LPM_ROM的定制和使用示例199

6.4.1 LPM_ROM定制和测试199

6.4.2 LPM存储器模块取代设置200

6.4.3 正弦信号发生器设计200

6.4.4 硬件实现和测试201

6.5 在系统存储器数据读写编辑器应用202

6.6 FIFO定制204

6.7 嵌入式锁相环ALTPLL调用205

6.7.1 嵌入式锁相环参数设置205

6.7.2 锁相环调用和测试的注意事项207

6.8 数控振荡器核使用方法208

6.9 FIR核使用方法211

6.10 单片机IP核应用213

6.11 DDS实现原理与应用215

6.11.1 DDS原理215

6.11.2 DDS信号发生器设计217

习题218

实验与设计218

6-1 查表式硬件运算器设计218

6-2 正弦信号发生器设计220

6-3 8位数码显示频率计设计220

6-4 简易逻辑分析仪设计221

6-5 DDS正弦信号发生器设计222

6-6 移相信号发生器设计223

6-7 4×4阵列键盘键信号检测电路设计224

6-8 VGA简单图像显示控制模块设计226

6-9 8051单片机IP核SOC片上系统设计实验227

6-10 基于8051核的数字温度器件DSl8B20测控电路设计227

第7章 系统设计优化228

7.1 资源优化228

7.1.1 资源共享229

7.1.2 逻辑优化230

7.1.3 串行化231

7.2 速度优化232

7.2.1 流水线设计232

7.2.2 寄存器配平234

7.2.3 关键路径法235

7.2.4 乒乓操作法235

7.2.5 加法树法236

7.3 优化设置与分析236

7.3.1 增量布局布线控制236

7.3.2 检查设计可靠性237

7.3.3 时序设置与分析237

7.3.4 查看时序分析结果239

7.3.5 适配优化设置240

7.3.6 LogicLock优化技术242

习题242

实验与设计243

7-1 SPWM脉宽调制控制系统设计243

7-2 基于DES数据加密标准的加解密系统设计245

7-3 采用流水线技术设计高速数字相关器246

7-4 线性反馈移位寄存器设计246

7-5 步进电机细分控制电路设计247

7-6 基于FT245BM的USB通信控制模块设计250

7-7 直流电机综合测控系统设计250

7-8 VGA动画图像显示控制电路设计252

7-9 AM幅度调制信号发生器设计252

第8章 有限状态机设计技术254

8.1 Verilog状态机的一般形式254

8.1.1 状态机的特点与优势255

8.1.2 状态机的一般结构256

8.1.3 初始控制与表述259

8.2 Moore型状态机及其设计261

8.2.1 多过程结构型状态机261

8.2.2 序列检测器及其状态机设计265

8.3 Mealy型状态机设计266

8.4 SystemVerilog的枚举类型应用270

8.5 状态机图形编辑设计270

8.6 不同编码类型状态机272

8.6.1 直接输出型编码273

8.6.2 用宏定义语句定义状态编码275

8.6.3 宏定义命令语句276

8.6.4 顺序编码276

8.6.5 一位热码编码277

8.6.6 状态编码设置277

8.7 安全状态机设计279

8.7.1 状态导引法280

8.7.2 状态编码监测法280

8.7.3 借助EDA工具自动生成安全状态机281

8.8 硬件数字技术排除毛刺281

8.8.1 延时方式去毛刺281

8.8.2 逻辑方式去毛刺283

8.8.3 定时方式去毛刺284

习题285

实验与设计285

8-1 序列检测器设计285

8-2 ADC采样控制电路设计286

8-3 数据采集模块设计287

8-4 五功能智能逻辑笔设计288

8-5 比较器加DAC器件实现ADC转换功能电路设计290

8-6 通用异步收发器UART设计290

8-7 点阵型与字符型液晶显示器驱动控制电路设计291

8-8 串行ADC/DAC控制电路设计292

8-9 硬件消抖动电路设计292

8-10 数字彩色液晶显示控制电路设计292

8-11 状态机控制串／并转换8数码静态显示293

8-12 基于CPLD的FPGAPS模式编程配置控制电路设计294

第9章 Verilog语言规则295

9.1 文字规则295

9.2 数据类型297

9.2.1 net网线类型297

9.2.2 register寄存器类型298

9.2.3 存储器类型298

9.3 操作符298

9.4 基本语句299

9.4.1 initial过程语句299

9.4.2 forever循环语句300

9.4.3 编译指示语句301

9.4.4 任务和函数语句302

9.5 用库元件实现结构描述305

习题306

实验与设计307

9-1 乐曲硬件演奏电路设计307

9-2 等精度频率／脉宽／占空比／相位多功能测试仪设计311

9-3 正交幅度调制与解调系统实现317

9-4 基于UART串口控制的模型电子琴设计319

9-5 基于M9K RAM型LPM移位寄存器设计321

9-6 单片全数字型DDS函数信号发生器综合设计实验321

9-7 乒乓球游戏电路设计321

9-8 PS2键盘控制模型电子琴电路设计322

9-9 GPS应用的通信电路设计323

第10章 Verilog行为仿真324

10.1 Verilog行为仿真流程324

10.2 ModelSim应用向导327

10.3 Verilog系统任务和预编译语句332

10.3.1 系统任务、系统函数332

10.3.2 预编译语句338

10.4 基本元件与用户自定义元件（UDP）339

10.4.1 基本元件及其用法339

10.4.2 用户自定义元件（UDP）342

10.5 延时模型346

10.5.1 ＃延时346

10.5.2 门延时347

10.5.3 延时说明块348

10.6 其他仿真语句348

10.6.1 initial语句348

10.6.2 fork-join块语句349

10.6.3 wait语句351

10.6.4 force、release语句351

10.6.5 deassign语句352

10.7 仿真激励信号的产生352

10.8 Veilog测试基准354

10.9 Verilog数字系统仿真355

习题356

实验与设计357

10-1 在ModelSim上进行4位计数器仿真357

10-2 在ModelSim上进行16位累加器设计仿真357

第11章 SOPC系统开发技术358

11.1 32位Nios Ⅱ嵌入式核358

11.1.1 Nios Ⅱ结构358

11.1.2 Nios Ⅱ系统的优势359

11.2 SOPC系统设计流程361

11.2.1 Nios Ⅱ系统设计流程361

11.2.2 Avalon总线外设362

11.2.3 DMA结构364

11.2.4 自定制指令365

11.3 SOPC系统设计示例366

11.3.1 Nios Ⅱ硬件系统设计流程366

11.3.2 Nios Ⅱ软件设计流程370

11.4 SOPC系统接口设计376

11.4.1 用户自定义组件设计376

11.4.2 用户自定义指令设计378

11.4.3 IDE Flash编程下载379

11.5 SOPC系统综合设计382

实验与设计385

11-1 多功能数字钟385

11-2 彩色液晶显示控制电路设计386

11-3 基于Nios Ⅱ的直流电机控制387

11-4 自定制硬件乘法器387

11-5 乐曲演播控制388

11-6 基于UART的12C总线传输389

11-7 基于Nios Ⅱ的等进度频率计程序设计390

附录 EDA开发系统使用简介391

1.1 KX-7C5E＋型EDA/SOPC系统392

1.2 KX-DN5/7系列EDA/SOPC系统394

1.3 EDA/SOPC设计实验标准扩展模块395

1.4 MIF文件生成器使用方法398

主要参考文献401