图书介绍

RISC单发射与多发射体系结构2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

李三立，李亚民著
出版社：北京：清华大学出版社
ISBN：7302013837
出版时间：1993
标注页数：356页
文件大小：16MB
文件页数：359页
主题词：

PDF下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
种子下载[BT下载速度快]温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页直链下载[便捷但速度慢] [在线试读本书] [在线获取解压码]

点击复制MD5值：764e7880ff71ad19df03eed352915104

下载说明

RISC单发射与多发射体系结构PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

点击复制85GB完整离线版磁力链接到迅雷FDM等BT下载工具进行下载详情点击-查看共享计划

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数要大于标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

图书目录

目录3

第一篇单发射结构RISC3

第一章微计算机技术发展综述3

第二章 RISC设计思想和原理10

§2.1 计算机体系结构设计思想的演变10

§2.2 RISC体系结构的特点和定义18

§2.3 先进微处理器体系结构的发展方向26

第三章 UCB RISCⅠ与RISCⅡ体系结构设计31

§3.1 引言31

§3.2 UCB RISCⅡ结构31

§3.3 UCB RISCⅠ与RISCⅡ的流水线38

§3.4 UCB RISCⅡ指令系统特点41

§3.5 RISCⅡ的数据通路与VLSI实现47

§3.6 RISCⅡ控制部件54

第四章 SPARC体系结构58

§4.1 SPARC概述58

§4.2 SPARC编程模型59

§4.3 指令系统68

§4.4 信号描述77

§4.5 流水线和指令执行时序82

§4.6 陷阱处理85

第五章 MIPS体系结构88

§5.1 S.U.MIPS结构设计的特点88

§5.2 S.U.MIPS结构及其实现90

§5.3 S.U.MIPS的异常事故94

§5.4 S.U.MIPS的组成和数据通路实现97

§5.5 MIPS R2000/R3000结构99

§5.6 MIPS R2000/R3000流水线结构103

§5.7 MIPS R2000/R3000存储管理108

§5.8 MIPS R3010FPA浮点处理器113

第二篇多发射结构RISC119

第六章 CACHE、存储管理与总线119

§6.1 cache概述119

§6.2 SPARC CMU中的cache控制器127

§6.3 SPARC CMU中的存储管理132

§6.4 MBus原理135

第七章多发射结构微处理器与编译优化指令调度140

§7.1 流水线结构与指令调度140

§7.2 指令调度和指令级并行处理142

§7.3 指令调度的方法与分类144

第八章 INTEL80860——超级计算超标量RISC156

§8.1 80860体系结构特点156

§8.2 80860的组成157

§8.3 80860的寄存器堆164

§8.4 80860的流水线172

§8.5 80860的指令系统176

§8.6 80860的存储管理179

§8.7 80860XP的cache管理和多处理功能支持措施182

§8.8 80860XP的硬件实现191

§9.1 概述199

第九章嵌入式超标量RISC——INTEL80960 CA/CF199

§9.2 80960 CA/CF主要设计特点201

§9.3 80960的组织结构203

§9.4 80960 CA指令系统207

§9.5 80960 CA的调用和返回机制214

§9.6 80960系统控制机构217

第十章 IBM RS/6000结构及组成219

§10.1 RS/6000概述219

§10.2 RS/6000体系结构220

§10.3 RS/6000硬件组成原理225

§11.1 MC88110超标量处理器概述233

第十一章 MOTOROLA 88110超标量RISC233

§11.2 指令系统体系结构237

§11.3 指令的读取与发射240

§11.4 MC88110执行单元246

§11.5 地址转换机制249

§11.6 cache操作251

§11.7 外部总线接口255

§11.8 两级cache结构257

第十二章超流水线RISC体系结构MIPSR4000258

§12.1 MIPS R4000组成部件258

§12.2 R4000 CPU流水线结构262

§12.3 R4000 CPU寄存器和指令系统268

§12.4 R4000存储管理和系统软件模型274

§12.5 R4000 cache一致性和多机系统支持278

§12.6 R4000的引线信号与功能294

第十三章超标量超流水线RISC体系结构DEC Alpha300

§13.1 Alpha 21064的结构301

§13.2 流水线结构308

§13.3 DEC Alpha指令系统309

§13.4 Alpha 21064引线功能和外部接口316

第十四章超标量RISC——Super SPARC体系结构特点331

§14.1 Super SPARC结构中的流水线331

§14.2 指令发射策略334

§14.3 转移策略335

§14.4 浮点部件336

§14.5 存储器的层次结构338

§14.6 总线操作340

§14.7 工艺实现341

§14.8 第二级cache控制器341

第十五章双流水线超标量RISC体系结构INTEL Pentium343

§15.1 Pentium的结构框图及其特点343

§15.2 Pentium的流水线和指令执行顺序345

§15.3 指令配对法则和转移预测347

§15.4 浮点部件FPU348

§15.5 片上cache与TLB349

§15.6 多机系统中cache的一致性350

参考文献355