复杂可编程逻辑器件与应用设计2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

复杂可编程逻辑器件与应用设计PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 数字系统设计概论1

1.1数字系统与数字器件1

1.2构建数字系统的途径2

1.3可编程逻辑器件与EDA技术4

1.3.1可编程逻辑器件4

1.3.2EDA技术5

1.4数字系统的设计方法与设计过程8

1.4.1数字系统设计的一般方法8

1.4.2数字系统的“自顶向下”（Top—Down）设计方法8

1.4.3PLD系统的典型设计流程9

1.5PLD技术的发展10

1.5.1早期的PLD10

1.5.2通用型简单PLD（SPLD）10

1.5.3CPLD/FPGA器件11

1.5.4SOPC发展阶段11

1.6主要CPLD厂商简介13

习题14

第2章 可编程逻辑器件基础15

2.1PLD基本构成原理与基本结构15

2.1.1数字电路的基本构成15

2.1.2PLD的构成原理与基本结构16

2.1.3PLD的逻辑符号表示17

2.2可编程逻辑器件的编程元件19

2.2.1熔丝和反熔丝开关元件的编程原理19

2.2.2浮栅存储元件的结构与工作原理20

2.2.3SRAM编程单元的结构23

2.3PLD的分类与特性23

2.3.1按器件集成度划分23

2.3.2按编程次数划分24

2.3.3按编程配置特性划分24

2.3.4按器件结构类型划分25

2.3.5复杂可编程器件的基本分类26

2.4可编程只读存储器PROM的结构与特性26

2.5可编程逻辑阵列PLA的结构与特性28

2.6可编程阵列逻辑PAL的结构与特性29

2.6.1PAL器件的基本结构29

2.6.2PAL器件的输出结构31

2.6.3PAL器件的命名规则33

2.6.4PAL16L8简介33

2.7通用阵列逻辑GAL的结构与特性35

2.7.1GAL器件的结构与分类35

2.7.2常用GAL器件及其主要参数36

2.7.3典型GAL器件GAL16V8的结构36

2.7.4GAL器件的输出逻辑宏单元OLMC38

2.7.5GAL器件的持性39

2.8PLD器件的编程方法与应用41

2.8.1PLD编程初步41

2.8.2SPLD的开发步骤41

习题43

第3章 复杂可编程逻辑器件简介44

3.1复杂可编程逻辑器件CPLD简介44

3.2现场可编程逻辑阵列FPGA简介45

3.3典型CPLD/FPGA的基本结构46

3.3.1Altera公司CPLD的基本结构46

3.3.2Xilinx公司FPGA的基本结构53

3.4CPLD与FPGA的异同与特点57

3.4.1CPLD与FPGA的相同点57

3.4.2CPLD与FPGA的差别58

3.4.3CPLD与FPGA的特点59

3.5CPLD与FPGA的生产厂家、产品介绍及开发软件59

3.5.1Altera公司59

3.5.2Xilinx公司61

3.5.3Lattice公司63

3.5.4CPLD/FPGA开发软件概况65

习题68

第4章 Altera的CPLD器件69

4.1AlteraCPLD器件概述69

4.1.1AlteraCPLD器件的功能与特点69

4.1.2AlteraCPLD器件系列71

4.1.3AlteraCPLD开发软件74

4.2MAX7000系列器件简介76

4.2.1概述76

4.2.2MAX7000系列器件的性能与特点77

4.2.3MAX7000系列器件的结构79

4.2.4MAX7000系列器件的特性设定85

4.2.5MAX7000系列器件的编程测试86

4.2.6MAX7000系列器件的定时模型87

4.3FLEX6000系列器件简介88

4.3.1概述88

4.3.2FLEX6000系列器件的性能与特点88

4.3.3FLEX6000系列器件的结构90

4.3.4FLEX6000系列器件特性的设定99

4.3.5FLEX6000系列器件的编程测试99

4.3.6FLEX6000系列器件的定时模型100

4.4FLEX10K系列器件简介102

4.4.1概述102

4.4.2FLEX10K系列器件的性能与特点103

4.4.3FLEX10K系列器件的结构105

4.4.4FLEX10K系列器件特性的设定117

4.4.5FLEX10K系列器件的编程与测试118

4.4.6FLEX10K系列器件的定时模型119

4.5APEX20K系列器件简介120

4.5.1概述120

4.5.2APEX20K系列器件的性能与特点120

4.5.3APEX20K系列器件的结构122

4.5.4APEX20K系列器件的特性设定134

4.5.5APEX20K系列器件的编程配置与测试136

4.5.6APEX20K系列器件的定时模型136

4.6AlteraCPLD新产品简介137

4.6.1APEXⅡ器件系列137

4.6.2APEX20KC器件系列138

4.7Altera器件的边界扫描测试138

4.7.1边界扫描测试概述138

4.7.2IEEE1149.1BST的结构140

4.7.3边界扫描寄存器142

4.7.4JTAGBST的操作控制143

4.7.5JTAG边界扫描测试原则144

习题144

第5章 硬件描述语言146

5.1概述146

5.1.1什么是硬件描述语言146

5.1.2HDL语言的主要特征147

5.1.3HDL设计方法与流程148

5.2超高速集成电路硬件描述语言VHDL简介150

5.2.1VHDL的发展变迁150

5.2.2VHDL的特性150

5.2.3VHDL的描述能力151

5.2.412位寄存器的VHDL设计范例152

5.3硬件描述语言VerilogHDL简介152

5.3.1VerilogHDL的产生与发展152

5.3.2VerilogHDL和VHDL的比较152

5.3.3VerilogHDL应用情况154

5.3.412位寄存器的VerilogHDL设计范例154

5.4其他硬件电路描述语言简介155

5.4.1ABEL—HDL155

5.4.2AHDL155

5.5Altera的硬件描述语言AHDL155

5.5.1AHDL概述155

5.5.2AHDL的基本元素157

5.5.3AHDL设计的结构组成165

5.5.4AHDL设计中的段（Section）167

5.5.5AHDL的语句（Statement）181

5.5.6MAX+PLUSⅡ中的AHDL模板184

5.5.7AHDL设计举例185

5.5.8AHDL设计建议196

习题199

第6章 Altera的CPLD开发系统200

6.1概述200

6.1.1MAX+PLUSⅡ版本简介200

6.1.2运行MAX+PLUSⅡ对PC机的要求201

6.1.3MAX+PLUSⅡ学生版的安装过程201

6.1.4MAX+PLUSⅡ功能特性概述203

6.1.5MAX+PLUSⅡ的一般设计过程204

6.2MAX+PLUS的设计输入方法204

6.2.1常用设计输入方法204

6.2.2MAX+PLUSⅡ的优点205

6.3MAX+PLUSⅡ的设计输入205

6.3.1图形输入方法205

6.3.2图形编辑方法的使用206

6.4波形仿真209

6.4.1波形编辑界面的进入209

6.4.2波形仿真的一些设置212

6.5文本编辑输入213

6.5.1文本编辑输入中模板（Templates）的使用214

6.5.2文本输入的编译215

6.6底层编辑216

6.6.1器件的指定216

6.6.2管脚分配216

6.7波形输入及符号编辑217

6.7.1波形输入编辑217

6.7.2用波形输入法编辑四位加法器219

6.7.3时序电路的波形输入219

6.7.4符号编辑220

6.8图形输入、文本输入、波形输入的综合应用221

6.8.1模块生成方法221

6.8.2波形编辑和文本编辑形成的模块在图形编辑时的使用225

6.9MAX+PLUSⅡ的高级使用226

6.9.1使用LPM宏单元库226

6.9.2参数化模块在文本编辑中的使用229

6.10CPLD中内嵌RAM块EAB的使用230

6.10.1PMROM在图形编辑中的使用230

6.10.2LPMRAM的使用238

6.11自定义参数化模块的方法239

6.12QuartusⅡCPLD开发系统简介240

6.12.1QuartusⅡ的特性240

6.12.2QuartusⅡ的设计输入241

6.12.3利用QuartusⅡ2.0进行数字钟设计241

习题254

第7章 CPLD器件的配置与编程下载255

7.1概述255

7.1.1器件编程分类255

7.1.2器件的工作状态255

7.2编程下载操作步骤256

7.2.1打开编程窗口256

7.2.2利用Altera编程器对MAX系列器件进行编程256

7.2.3通过JTAG实现在系统编程257

7.2.4对多个器件同时进行设置编程258

7.2.5利用Byteblaster电缆配置FLEX系列器件258

7.3AlteraCPLD器件的配置与下载259

7.3.1配置类型259

7.3.2Byteblaster配制电缆接口电路269

习题271

第8章 CPLD应用设计272

8.1CPLD频率计的设计272

8.2CPLD器件在人机接口中的应用282

8.3CPLD在微机系统中的应用286

8.4CPLD器件在通信中的应用295

8.5FIR数字滤波器设计303

8.5.1FIR结构和设计算法303

8.5.2设计输入305

8.6交通信号的控制系统设计315

8.6.1系统的功能要求315

8.6.2系统算法设计316

8.6.3设计输入316

习题320

附录一常用CPLD器件的引脚321

附录二CPLD实验系统简介324

附录三CPLDEE—4实验开发系统简介339

附录四CPLDDN下载软件简介343

参考文献348