图书介绍
数字逻辑 第3版2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

- 詹瑾瑜主编 著
- 出版社: 北京:机械工业出版社
- ISBN:9787111561774
- 出版时间:2017
- 标注页数:266页
- 文件大小:28MB
- 文件页数:278页
- 主题词:数字逻辑-高等学校-教材
PDF下载
下载说明
数字逻辑 第3版PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台)。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用!后期资源热门了。安装了迅雷也可以迅雷进行下载!
(文件页数 要大于 标注页数,上中下等多册电子书除外)
注意:本站所有压缩包均有解压码: 点击下载压缩包解压工具
图书目录
第1章 数字逻辑基础1
1.1概述1
1.1.1数字逻辑研究的对象及方法1
1.1.2数字电路的发展3
1.1.3数字电路的分类4
1.2数制及其转换5
1.2.1进位计数制5
1.2.2数制转换7
1.3带符号数的代码表示8
1.3.1原码及其运算8
1.3.2反码及其运算9
1.3.3补码及其运算10
1.3.4符号位扩展11
1.4数的定点与浮点表示11
1.5数码和字符的编码12
1.5.1 BCD编码12
1.5.2可靠性编码13
1.5.3字符编码14
1.6本章小结15
1.7习题15
第2章 逻辑代数基础17
2.1逻辑代数的基本概念17
2.1.1逻辑代数的定义17
2.1.2逻辑代数的基本运算18
2.1.3逻辑代数的复合运算21
2.1.4逻辑函数的表示法和逻辑函数的关系23
2.2逻辑代数的基本定律、规则和常用公式24
2.2.1基本定律24
2.2.2重要规则26
2.3逻辑函数表达式的形式与变换28
2.3.1逻辑函数表达式的基本形式28
2.3.2逻辑函数表达式的标准形式29
2.3.3逻辑函数表达式的转换31
2.4逻辑函数的化简33
2.4.1代数化简法34
2.4.2卡诺图化简法36
2.4.3包含无关项的逻辑函数的化简40
2.4.4多输出逻辑函数的化简41
2.5本章小结43
2.6习题44
第3章 集成门电路47
3.1概述47
3.2正逻辑和负逻辑47
3.3分立元件门电路48
3.3.1与门48
3.3.2或门49
3.3.3非门49
3.4 TTL逻辑门电路49
3.4.1 TTL与非门49
3.4.2 TTL逻辑门的外特性51
3.4.3集电极开路输出门(OC门)53
3.4.4三态输出门(TS门)54
3.5 CMOS集成逻辑门电路55
3.5.1CMOS反相器(非门)56
3.5.2 CMOS与非门56
3.5.3 CMOS或非门56
3.5.4 CMOS三态门56
3.5.5 CMOS漏极开路输出门(OD门)57
3.5.6 CMOS传输门57
3.6 TTL和CMOS之间的接口电路58
3.6.1用TTL门驱动CMOS门58
3.6.2用CMOS门驱动TTL门58
3.7本章小结58
3.8习题59
第4章 组合逻辑电路62
4.1概述62
4.2组合逻辑电路的分析63
4.2.1组合电路的分析步骤63
4.2.2组合电路的分析举例63
4.3组合逻辑电路的设计66
4.3.1组合电路的设计步骤66
4.3.2组合电路的设计举例66
4.4经典逻辑运算电路73
4.4.1半加器73
4.4.2全加器74
4.4.3全减器76
4.5代码转化电路77
4.5.1代码转化电路原理分析77
4.5.2代码转化电路的应用77
4.6数值比较电路80
4.6.1 1位数值比较器80
4.6.2 4位数值比较器81
4.6.3集成比较器的应用82
4.7编码器和译码器84
4.7.1编码器电路原理分析84
4.7.2编码器的应用88
4.7.3译码器电路原理分析89
4.7.4译码器的应用96
4.8数据选择器和数据分配器99
4.8.1数据选择器原理分析99
4.8.2数据选择器的应用101
4.8.3数据分配器原理分析104
4.8.4数据分配器的应用105
4.9竞争和冒险106
4.9.1竞争和冒险现象106
4.9.2险象的判定107
4.9.3险象的消除和减弱108
4.10组合逻辑电路设计的优化问题109
4.11本章小结110
4.12习题111
第5章 触发器115
5.1概述115
5.1.1触发器的电路结构和特点115
5.1.2触发器的逻辑功能和分类115
5.2 RS触发器116
5.2.1用与非门构成的基本RS触发器116
5.2.2用或非门构成的基本RS触发器118
5.2.3钟控触发器(锁存器)119
5.2.4钟控RS触发器119
5.2.5主从RS触发器120
5.3 D触发器122
5.3.1钟控(电平型)D触发器122
5.3.2边沿(维持-阻塞)D触发器122
5.3.3集成D触发器123
5.4 JK触发器124
5.4.1主从JK触发器124
5.4.2边沿JK触发器126
5.4.3集成JK触发器127
5.5其他功能的触发器128
5.5.1 T触发器128
5.5.2 T′触发器(翻转触发器)128
5.6集成触发器的参数129
5.6.1触发器的静态参数129
5.6.2触发器的动态参数129
5.7各类触发器的相互转换129
5.7.1 JK触发器转换为D、T、T′和RS触发器129
5.7.2 D触发器转换为 JK、 T、 T′和RS触发器130
5.8触发器的应用132
5.8.1消颤开关132
5.8.2分频和双相时钟的产生132
5.8.3异步脉冲同步化133
5.9本章小结133
5.10习题134
第6章 同步时序逻辑电路137
6.1概述137
6.2时序逻辑电路的结构和类型137
6.2.1时序逻辑电路的结构和特点137
6.2.2时序逻辑电路的分类139
6.3同步时序逻辑电路的分析139
6.3.1时序逻辑电路的表示方法140
6.3.2分析方法和步骤141
6.3.3分析举例141
6.4同步时序逻辑电路的设计148
6.4.1设计方法和步骤149
6.4.2状态图和状态表149
6.4.3状态化简方法154
6.4.4状态分配及编码160
6.4.5同步时序电路设计举例162
6.5典型同步时序逻辑电路的设计168
6.5.1计数器168
6.5.2十进制计数器171
6.5.3寄存器174
6.5.4移位寄存器型计数器176
6.6典型同步时序逻辑电路的应用179
6.6.1集成计数器及其应用179
6.6.2集成寄存器及其应用186
6.7本章小结186
6.8习题187
第7章 异步时序逻辑电路190
7.1异步时序逻辑电路的分类及特点190
7.2脉冲异步时序逻辑电路191
7.2.1脉冲异步时序逻辑电路的分析191
7.2.2脉冲异步时序逻辑电路的设计195
7.3电平异步时序逻辑电路203
7.3.1电平异步时序逻辑电路的分析205
7.3.2电平异步时序逻辑电路中的竞争与险象206
7.3.3电平异步时序逻辑电路的设计207
7.4异步计数器的原理与应用211
7.5本章小结214
7.6习题214
第8章 硬件描述语言Verilog HDL219
8.1 Verilog HDL语言概述219
8.2 Verilog HDL基本语法220
8.2.1标识符220
8.2.2数值和常数220
8.2.3数据类型221
8.2.4 Verilog HDL的基本结构222
8.3 Verilog HDL的操作符223
8.3.1算术操作符223
8.3.2关系操作符224
8.3.3等价操作符225
8.3.4位操作符225
8.3.5逻辑操作符226
8.3.6缩减操作符226
8.3.7移位操作符227
8.3.8条件操作符227
8.3.9拼接和复制操作符227
8.4基本逻辑门电路的Verilog HDL228
8.4.1与门的Verilog HDL描述228
8.4.2或门的Verilog HDL描述228
8.4.3非门的Verilog HDL描述229
8.4.4与非门的Verilog HDL描述229
8.4.5或非门的Verilog HDL描述230
8.4.6缓冲器电路的Verilog HDL描述230
8.4.7与或非门的Verilog HDL描述230
8.5 Verilog HDL的描述方式231
8.5.1门级描述232
8.5.2数据流级描述232
8.5.3行为级描述232
8.6组合逻辑电路的Verilog HDL实现234
8.6.1数值比较器234
8.6.2编码器235
8.6.3译码器236
8.7触发器的Verilog HDL实现237
8.7.1维持-阻塞D触发器237
8.7.2集成D触发器237
8.7.3边沿型JK触发器238
8.7.4集成JK触发器239
8.8时序逻辑电路的Verilog HDL实现239
8.8.1简单时序逻辑电路240
8.8.2复杂时序逻辑电路242
8.9较复杂的电路设计实践243
8.10本章小结247
8.11习题248
第9章 脉冲波形的产生与整形249
9.1概述249
9.2 555定时器250
9.2.1 555定时器的内部结构250
9.2.2 555定时器的基本功能251
9.3用555定时器构成的自激多谐振荡器252
9.3.1电路结构252
9.3.2工作原理252
9.4用逻辑门构成的自激多谐振荡器254
9.5石英晶体振荡器255
9.6单稳态触发器256
9.6.1用555定时器构成的单稳态触发器256
9.6.2集成单稳态触发器257
9.6.3单稳态触发器的应用260
9.7施密特触发器261
9.7.1用555定时器构成的施密特触发器261
9.7.2施密特触发器的应用262
9.8习题264
参考文献266
热门推荐
- 2840190.html
- 926596.html
- 3684479.html
- 502976.html
- 1145908.html
- 778074.html
- 3727305.html
- 2441471.html
- 2419733.html
- 762631.html
- http://www.ickdjs.cc/book_3577033.html
- http://www.ickdjs.cc/book_1494291.html
- http://www.ickdjs.cc/book_1064976.html
- http://www.ickdjs.cc/book_3520938.html
- http://www.ickdjs.cc/book_1777792.html
- http://www.ickdjs.cc/book_543382.html
- http://www.ickdjs.cc/book_3431240.html
- http://www.ickdjs.cc/book_3017488.html
- http://www.ickdjs.cc/book_3370085.html
- http://www.ickdjs.cc/book_2392994.html