面向数字系统综合的Verilog编码风格2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

面向数字系统综合的Verilog编码风格PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 概论1

参考文献4

第2章 基本语法结构5

2.1 预备知识5

2.1.1 标识符5

2.1.2 运算符5

2.1.3 值6

2.1.4 表达式6

2.2 数据类型6

2.2.1 连线型6

2.2.2 寄存器型7

2.2.3 整型7

2.2.4 实型7

2.2.5 时间7

2.2.6 事件8

2.2.7 位矢量8

2.2.8 拼接和复制8

2.2.9 数组8

2.2.10 参数9

2.2.11 编译预处理指令9

2.3 模块10

2.3.1 端口连接规则11

2.3.2 端口列表11

2.3.3 层级名12

2.4 结论13

练习13

参考文献14

第3章 结构和行为描述15

3.1 概述15

3.2 基本门15

3.2.1 采用基本门组成的结构化模块16

3.2.2 用户自定义元件18

3.3 建模层次19

3.4 编码风格20

3.5 可综合的运算符21

3.6 连续赋值语句22

练习27

参考文献30

第4章 仿真31

4.1 仿真器的种类31

4.2 VCS仿真器的使用32

4.3 测试平台（testbenches）33

4.4 调试36

练习36

第5章 过程描述38

5.1 always块38

5.1.1 块语句38

5.1.2 多周期执行的always块39

5.2 函数和任务39

5.3 阻塞型和非阻塞型赋值41

5.4 控制结构42

5.4.1 IF语句42

5.4.2 循环语句43

5.4.3 举例43

5.5 条件结构的综合45

5.6 举例——组合逻辑模块47

5.7 触发器与锁存器50

5.8 存储器55

5.9 总结57

练习57

参考文献61

第6章 单个模块的设计方法62

6.1 概述62

6.2 基本设计方法62

6.3 设计规格63

6.4 构建设计64

6.5 设计实例1——一个简单的减法计数器66

6.5.1 设计规格66

6.5.2 确定控制策略66

6.5.3 确定RTL级结构66

6.5.4 用Verilog描述设计68

6.5.5 验证设计的正确性69

6.6 设计实例2——无符号并-串乘法器70

6.6.1 确定控制策略71

6.6.2 确定RTL结构71

6.6.3 用Verilog描述设计72

6.7 定义触发器的另一种方法74

6.8 普遍存在的问题以及解决方法75

6.8.1 额外锁存器75

6.8.2 不完整的同步定义（敏感列表）76

6.8.3 线或逻辑的无意识产生77

6.8.4 循环结构的不正确使用78

6.9 调试方法79

6.10 总结80

练习80

第7章 单个模块的验证85

7.1 概述85

7.2 测试向量源85

7.3 测试平台的编写方法86

7.3.1 绝对时间和相对时间86

7.3.2 读取测试向量文件87

7.4 综合后验证88

7.5 形式验证88

7.5.1 等价性检测88

7.5.2 模型检测90

7.6 系统级验证90

7.7 总结91

练习91

第8章 有限状态机风格93

8.1 概述93

8.2 状态机的综合93

8.2.1 经典模型93

8.2.2 直接描述风格94

8.2.3 间接描述风格96

8.3 举例97

练习105

参考文献106

第9章 控制点编码风格107

9.1 概述107

9.2 参数化模块的例化107

9.3 控制点描述风格108

9.4 使用厂家的单元110

9.5 结论113

练习114

参考文献115

第10章 复杂度管理——大型设计116

10.1 上层设计的步骤116

10.2 设计划分119

10.3 控制器设计风格120

10.4 直接编码风格举例——运动估计器121

10.5 间接描述方式举例——高速缓冲存储器Cache127

10.6 另一个间接方式描述举例——MIPS200135

10.6.1 MIPS200测试145

10.6.2 对MIPS200 testbench的说明145

10.6.3 MIPS的RTL和控制点描述146

10.7 总结147

练习147

参考文献150

第11章 时序、面积及功耗的优化151

11.1 概述151

11.2 设计中的时序问题151

11.2.1 延时计算153

11.2.2 边沿触发器的时序设计154

11.2.3 锁存器的时序设计156

11.2.4 时序意识的设计158

11.3 低功耗设计159

11.3.1 CMOS电路中的功耗160

11.3.2 针对低功耗的设计技术160

11.3.3 低功耗设计中的CAD工具163

11.4 设计中的面积问题163

11.5 总结165

练习165

参考文献167

第12章 设计编译168

12.1 概述168

12.2 运行实例——闹钟169

12.3 建立173

12.4 调用综合175

练习183

参考文献184

第13章 面向标准单元的综合185

13.1 概述185

13.2 综合流程190

13.3 总结194

练习195

参考文献195

第14章 面向FPGA的综合196

14.1 以现场可编程门阵列（FPGA）作为目标工艺196

14.2 Altera工具的使用198

14.3 Xilinx工具的使用199

14.4 存储器阵列的实现202

14.4.1 用查找表作为存储器（例如Xilinx）202

14.4.2 用内嵌阵列块作为存储器（例如Altera）203

14.5 用内嵌阵列作为ROM206

14.6 FPGA报告207

14.7 门级仿真209

14.7.1 一些常见的疑惑211

14.7.2 下载应用设计212

14.8 总结212

练习212

参考文献213

第15章 门级仿真与测试214

15.1 ad-hoc测试技术214

15.2 综合中的扫描插入215

15.3 内建自测试216

练习222

参考文献222

第16章 其他编码风格224

16.1 概述224

16.2 行为编译器风格224

16.2.1 布斯乘法器232

16.2.2 行为编译器——总结232

16.3 自定时风格233

16.4 封装风格239

16.5 未来HDL的发展242

练习243

参考文献243

第17章 混合设计技术245

17.1 概述245

17.2 数字／模拟245

17.3 硬件／软件249

17.3.1 大规模硬件设计的仿真249

17.3.2 软／硬件协同设计250

17.3.3 嵌入核的设计251

17.3.4 SOC（System-On-a-Chip）的设计语言252

17.4 举例253

参考文献255

附录 Verilog设计实例257