通信收发信机的Verilog实现与仿真2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

通信收发信机的Verilog实现与仿真PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 组合逻辑的Verilog HDL实现1

1.1 基本逻辑器件的Verilog HDL门级描述2

1.1.1 内置的多输入门的Verilog描述3

1.1.2 多输出门的Verilog描述6

1.1.3 MOS开关的Verilog描述8

1.1.4 上拉、下拉电阻的Verilog描述8

1.1.5 三态门的Verilog描述8

1.1.6 其他常用逻辑门的Verilog描述11

1.2 组合逻辑电路的Verilog HDL描述15

1.2.1 组合逻辑电路的结构描述16

1.2.2 组合逻辑电路的行为描述26

2.1.1 基本触发器的原理58

第2章 时序电路的Verilog HDL实现58

2.1 D触发器58

2.1.2 触发器的Verilog描述实例60

2.2 锁存器67

2.2.1 锁存器的基本原理67

2.2.2 锁存器的Verilog建模69

2.3 简单时序电路的Verilog描述72

2.4 利用状态机设计较复杂的时序电路79

2.4.1 状态机设计的技巧及实现要点80

2.4.2 状态机设计实例及仿真实现结果81

第3章 Verilog程序的ModelSim仿真103

3.1 激励程序的编写103

3.2.1 功能仿真117

3.2 ModelSim仿真117

3.2.2 布线后仿真126

第4章 可综合的Verilog语言129

4.1 Verilog语言描述与综合实现的关系129

4.2 Verilog语言的编码风格130

4.3 可编程逻辑器件132

4.3.1 可编程逻辑器件的发展132

4.3.2 可编程逻辑器件的基本结构134

4.4 可综合的Verilog语言138

4.4.1 可综合的必要性138

4.4.2 可综合性工程的建议141

5.1 pn码产生器163

5.1.1 pn码产生器的原理163

第5章 Verilog在扩频通信中的应用163

5.1.2 pn码产生器的Verilog实现166

5.1.3 pn码产生器的仿真167

5.2 串行pn码捕获170

5.2.1 串行pn码捕获的原理170

5.2.2 串行pn码捕获的顶层设计实现171

5.2.3 相关模块的设计实现171

5.2.4 功率检测模块的设计实现186

5.2.5 最值检测模块的设计实现203

第6章 数字信号基带处理的Verilog实现209

6.1 卷积编码209

6.1.1 卷积编码原理简介210

6.1.2 卷积编码的Verilog实现210

6.1.3 卷积编码的ModelSim仿真212

6.2.1 基带成形的原理215

6.2 基带成形215

6.2.2 成形滤波器的设计及Verilog实现219

6.2.3 成形滤波器的仿真波形和实现结果224

6.3 FIR滤波器225

6.3.1 FIR滤波器的原理226

6.3.2 用FPGA实现FIR滤波器的常用方案227

6.3.3 FIR滤波器的Verilog实现229

6.3.4 FIR滤波器模块的仿真波形和实现结果240

6.4 自动增益控制245

6.4.1 自动增益控制的原理245

6.4.2 自动增益控制的Veriiog实现246

6.5 时钟分频249

6.6 异步串口通信及UART实现256

6.6.1 接收部分257

6.6.2 发送部分258

6.7 扩频调制264

6.8 差分编码267

第7章 全数字调制的VeriIog实现269

7.1 BPSK调制269

7.1.1 BPSK调制的基本原理269

7.1.2 BPSK调制的Verilog实现271

7.1.3 BPSK调制模块的ModelSim仿真276

7.2 八相移相键控277

7.2.1 八相移相键控的原理277

7.2.2 八相移相键控调制的Verilog实现及仿真278

7.3 MSK调制313

7.3.1 MSK调制的原理313

7.3.2 MSK调制的Verilog实现及ModelSim仿真316

第8章 全数字解调的Verilog实现332

8.1 数字下变频332

8.1.1 数字混频333

8.1.2 抽取及低通滤波器模块346

8.2 BPSK差分解调器355

8.2.1 BPSK差分解调的原理355

8.2.2 BPSK差分解调器的Verilog实现及仿真358

8.3 用全数字锁相环实现解调器364

8.3.1 用数字锁相环实现解调的原理364

8.3.2 数字锁相环解调器的Verilog实现367

8.4 用Verilog实现直接数字频率合成器374

8.4.1 DDS的原理374

8.4.2 直接数字频率合成器的FPGA实现方案375

8.4.3 直接数字频率合成器的Verilog描述377

8.4.4 直接数字频率合成器的仿真及实现结果381

第9章 离散傅里叶变换的Verilog实现386

9.1 DFT的Verilog实现386

9.1.1 DFT的基本原理386

9.1.2 DFT模块的设计及实现388

9.1.3 DFT模块的仿真及实现结果397

9.2 FFT的Verilog实现404

9.2.1 FFT的基本原理404

9.2.2 控制器412

9.2.3 蝶形运算单元412

9.2.4 存储单元419

9.2.5 地址产生器421

参考文献424