数字系统设计与VHDL 第2版2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

数字系统设计与VHDL 第2版PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 逻辑设计基本原理简介1

1.1组合逻辑电路1

1.2布尔代数与代数式的化简2

1.3卡诺图5

1.3.1用卡诺图中嵌入的变量进行化简7

1.4用与非门和或非门进行设计8

1.5组合电路中的冒险10

1.6 触发器和锁存器11

1.7 Mealy时序电路设计12

1.7.1 Mealy时序电路设计例子1：序列检测器13

1.7.2 Mealy时序电路设计例子2:BCD码-余3码转换器15

1.8 Moore时序电路设计19

1.8.1 Moore电路例子1:序列检测器19

1.8.2 Moore电路设计例子2：非归零码-曼彻斯特码转换器20

1.9等价状态和状态表化简21

1.10时序电路的时序23

1.10.1传输延迟、建立时间和保持时间23

1.10.2最大时钟工作频率23

1.10.3时序条件24

1.10.4时序电路中的毛刺26

1.10.5同步设计27

1.11三态逻辑和总线31

习题32

第2章 VHDL简介38

2.1计算机辅助设计38

2.2硬件描述语言40

2.2.1如何学习一种语言41

2.3组合逻辑电路的VHDL描述42

2.4 VHDL模块44

2.4.1四位全加器46

2.4.2 buffer模式的使用49

2.5顺序语句和进程语句49

2.6用进程语句模拟触发器51

2.7含有Wait语句的进程54

2.8两种VHDL延迟：传输延迟和惯性延迟56

2.9 VHDL代码的编译、仿真与综合57

2.9.1多进程仿真58

2.10 VHDL数据类型和运算符60

2.10.1数据类型60

2.10.2 VHDL语言的运算符61

2.11简单综合示例62

2.12多路选择器的VHDL设计64

2.12.1并发语句的使用64

2.12.2进程的使用66

2.13 VHDL语言的库67

2.14用VHDL进程语句模拟寄存器和计数器70

2.15 VHDL的行为和结构描述方式75

2.15.1时序机建模76

2.16变量、信号和常数82

2.16.1常数85

2.17数组85

2.17.1矩阵86

2.18 VHDL中的循环语句88

2.19 Assert和Report语句90

习题92

第3章 可编程逻辑器件简介105

3.1可编程逻辑器件简介105

3.2简单可编程逻辑器件107

3.2.1只读存储器107

3.2.2可编程逻辑阵列111

3.2.3可编程阵列逻辑115

3.2.4可编程逻辑器件／通用阵列逻辑117

3.3复杂可编程逻辑器件119

3.3.1 CPLD示例：Xilinx公司的CoolRunner系列芯片120

3.4现场可编程门阵列122

3.4.1 FPGA的结构124

3.4.2 FPGA编程技术126

3.4.3可编程逻辑模块的结构129

3.4.4可编程互联131

3.4.5 FPGA中的可编程I／O模块134

3.4.6 FPGA中的专用元件136

3.4.7 FPGA的应用138

3.4.8 FPGA设计流程139

习题140

第4章 设计举例144

4.1 BCD码-七段显示译码器144

4.2 BCD加法器146

4.3 32位加法器147

4.3.1先行进位加法器148

4.4交通灯控制器153

4.5控制电路状态图155

4.6记分板和控制器156

4.6.1数据通道156

4.6.2控制器156

4.6.3 VHLD模型157

4.7同步与去抖动159

4.7.1单脉冲发生器159

4.8相加-移位结构乘法器160

4.9阵列结构乘法器164

4.9.1 VHDL编程166

4.10有符号整数/分数的乘法167

4.11键盘扫描器176

4.11.1扫描器177

4.11.2去抖动器177

4.11.3译码器178

4.11.4控制器178

4.11.5 VHDL代码179

4.11.6键盘扫描器的测试平台180

4.12二进制除法器的设计182

4.12.1无符号数除法器182

4.12.2有符号数除法器185

习题190

第5章 SM图与微程序199

5.1状态机流程图199

5.2 SM图的推导202

5.2.1二进制乘法器203

5.2.2掷骰子游戏204

5.3 SM图的实现210

5.3.1二进制乘法器控制器的实现211

5.4掷骰子游戏的实现213

5.5微程序216

5.5.1双地址微代码218

5.5.2单限制量、单地址微代码220

5.5.3掷骰子游戏控制器的微程序实现223

5.6链接状态机225

习题227

第6章 FPGA设计实例236

6.1 FPGA中的函数实现236

6.2基于香农分解的函数实现240

6.3 FPGA的进位链245

6.4 FPGA中的级联链246

6.5商用FPGA的逻辑模块举例246

6.5.1 Xilinx可配置逻辑模块246

6.5.2 Altera逻辑单元247

6.5.3 Actel Fusion逻辑单元248

6.6 FPGA中的专用存储器248

6.6.1 FPGA存储器的VHDL模型250

6.7 FPGA中的专用乘法器252

6.8可编程能力的代价253

6.9 FPGA和单热状态赋值255

6.10 FPGA的容量：门的最大个数和门的可用个数256

6.11设计综合257

6.11.1 case语句的综合258

6.11.2 if语句的综合260

6.11.3算术单元的综合262

6.11.4面积、功耗和延迟的优化263

6.12映射、布局和布线264

6.12.1映射264

6.12.2布局和布线265

习题267

第7章 浮点数算数273

7.1浮点数的表示273

7.1.1浮点数的二进制补码表示273

7.1.2 IEEE 754浮点数格式274

7.2浮点数乘法278

7.3浮点数加法284

7.4浮点数的其他运算289

7.4.1减法289

7.4.2除法289

习题290

第8章 VHDL语言的高级议题294

8.1函数语句294

8.2过程语句296

8.3属性语句298

8.3.1信号属性语句298

8.3.2数组属性语句299

8.3.3属性语句的使用300

8.4重载操作符的生成301

8.5多值逻辑和信号分辨302

8.5.1 4值逻辑系统302

8.5.2信号分辨函数303

8.6 IEEE 9值逻辑系统306

8.7基于IEEE 1164的SRAM模型308

8.8 SRAM读／写系统模块309

8.9类属语句312

8.10命名关联313

8.11生成语句313

8.11.1条件生成语句314

8.12文件和文本输入输出315

习题318

第9章 RISC微处理器设计324

9.1 RISC324

9.2 MIPS ISA326

9.2.1算术指令326

9.2.2逻辑指令327

9.2.3存储器访问指令328

9.2.4控制转移指令328

9.3 MIPS指令编码330

9.4 MIPS指令子集的实现333

9.4.1数据通道设计333

9.4.2指令执行流程337

9.5 VHDL模块338

9.5.1寄存器文件的VHDL模块338

9.5.2内存的VHDL模块339

9.5.3处理器CPU的VHDL代码340

9.5.4完整的MIPS模块344

9.5.5处理器模块测试345

习题349

第10章 硬件测试和可测试性设计353

10.1组合逻辑电路的测试353

10.2时序逻辑电路的测试356

10.3扫描测试359

10.4边界扫描361

10.5内嵌自测试370

习题377

第11章 设计实例补充382

11.1手表设计382

11.1.1规格说明382

11.1.2设计的实现382

11.1.3手表模块的测试388

11.2存储器时序模型390

11.3通用异步收发机396

习题406

附录A VHDL语言小结410

附录B IEEE标准库418

附录C TEXTIO包集合420

附录D 专题设计项目422

索引431

参考文献451