数字电子与EDA技术2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

数字电子与EDA技术PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 数字电子系统分析与设计基础1

1.1数字信号与数字电路1

1.1.1模拟信号与数字信号1

1.1.2数字电路与模拟电路的区别及联系1

1.2数制及转换2

1.2.1十进制3

1.2.2二进制3

1.2.3十六进制3

1.2.4不同进制之间的相互转换3

1.3逻辑运算与逻辑代数6

1.3.1逻辑运算及其表示方法6

1.3.2逻辑代数的定理及定律13

1.3.3逻辑函数式的代数法化简14

1.4逻辑函数的卡诺图化简15

1.4.1逻辑函数的最小项表达式15

1.4.2用卡诺图化简逻辑函数16

1.5二进制数的算术运算19

1.5.1无符号二进制数的算术运算19

1.5.2有符号二进制数的表示及加减法运算19

1.6二进制编码22

1.6.1二-十进制码22

1.6.2格雷码23

1.6.3 ASCII码24

1.7数字系统设计与EDA技术概述25

1.7.1数字系统设计及设计方法的发展25

1.7.2 EDA技术的含义及主要内容27

习题与思考题29

第2章 逻辑门电路32

2.1基于二极管和三极管的简单逻辑门电路32

2.1.1二极管与门和二极管或门电路32

2.1.2三极管非门电路33

2.2 TTL逻辑门电路33

2.2.1基本TTL与非门的工作原理33

2.2.2 TTL与非门的技术参数35

2.2.3标准TTL集成逻辑门的改进系列参数及对比39

2.3 MOS管逻辑门电路41

2.3.1 MOS管及其开关特性42

2.3.2 CMOS反相器42

2.3.3 MOS管与非门电路和MOS管或非门电路45

2.3.4 CMOS集成逻辑门的种类及参数46

2.4三态门及应用47

2.4.1三态门的结构及工作原理47

2.4.2三态门的应用48

2.5 OC门、OD门及应用49

2.5.1 OC门的电路结构50

2.5.2 OD门的电路结构51

2.6逻辑电平接口转换及抗干扰设计52

2.6.1数字逻辑电平52

2.6.2 OC门和OD门的电平转换应用53

2.6.3 TTL逻辑门与CMOS逻辑门接口53

2.6.4逻辑门电路的抗干扰措施54

习题与思考题55

第3章 组合逻辑电路分析与设计58

3.1组合逻辑电路的分析58

3.2组合逻辑电路的设计59

3.2.1单输出组合电路的设计59

3.2.2多输出组合电路的设计61

3.3组合逻辑电路中的竞争冒险62

3.3.1产生竞争冒险的原因及判断62

3.3.2消去竞争冒险的方法63

3.3.3卡诺图在组合逻辑电路竞争冒险中的应用64

3.4 Quartus Ⅱ的原理图EDA设计环境65

3.4.1 Quartus Ⅱ简介65

3.4.2原理图编辑输入66

3.4.3编译71

3.4.4时序功能仿真71

3.4.5 Quartus Ⅱ环境下的引脚配置及芯片烧写74

3.5编码器与译码器78

3.5.1编码器78

3.5.2译码器80

3.6数据选择器与数据分配器85

3.6.1数据选择器的功能及工作原理85

3.6.2常用集成数据选择器及应用86

3.6.3数据分配器89

3.7数值比较器90

3.7.1数值比较器的工作原理90

3.7.2集成数值比较器91

3.8算术运算电路92

3.8.1加法运算电路92

3.8.2减法运算电路96

习题与思考题97

第4章 时序逻辑电路基础99

4.1双稳态存储器99

4.1.1双稳态电路99

4.1.2基本RS存储器99

4.2锁存器101

4.2.1 RS锁存器101

4.2.2带有异步和使能控制的RS锁存器102

4.2.3 D锁存器及应用103

4.3触发器104

4.3.1 D触发器及应用105

4.3.2 J K触发器108

4.3.3触发器的工作参数109

4.3.4不同类型触发器之间的转换109

4.4时序逻辑电路110

4.4.1时序逻辑电路及分析110

4.4.2时序逻辑电路的设计117

4.5计数器124

4.5.1计数器的一般设计方法125

4.5.2集成计数器74HC161及应用126

4.6寄存器和移位寄存器129

4.6.1寄存器129

4.6.2移位寄存器130

4.6.3移位型计数器132

4.7半导体存储器138

4.7.1 RAM及非易失性存储器138

4.7.2半导体存储器的基本结构及访问139

4.7.3基于半导体存储器的组合逻辑电路设计143

习题与思考题145

第5章 可编程逻辑器件原理及典型产品149

5.1可编程逻辑器件概述149

5.1.1可编程逻辑器件的特点及可编程的核心原理149

5.1.2可编程逻辑器件的发展历程及分类151

5.1.3 PLD的主要厂商152

5.1.4 PLD的电路符号表示152

5.2 PLD的结构及工作原理153

5.2.1从PROM到PLA153

5.2.2 PAL经GAL到乘积项结构CPLD155

5.2.3基于查找表的PLD的工作原理简介156

5.3 Altera公司的PLD产品及开发157

5.3.1 Altera公司PLD产品的编程与配置157

5.3.2 Altera公司的PLD器件及应用基础160

习题与思考题167

第6章 Verilog HDL数字系统设计基础168

6.1基于硬件描述语言进行数字系统设计概述168

6.2 Verilog HDL的模块结构169

6.3 Quartus Ⅱ的Verilog HDL设计环境174

6.4 Verilog HDL的三种建模方式175

6.4.1结构化描述方式176

6.4.2数据流描述方式177

6.4.3行为描述方式179

6.4.4过程赋值语句184

6.5典型组合逻辑电路的Verilog HDL描述举例185

6.5.1数据选择器设计185

6.5.2 74138译码器设计186

6.5.3数码管显示译码器设计187

6.5.4优先编码器189

6.5.5利用任务和函数语句对组合逻辑电路进行结构化描述189

6.6时序逻辑电路的Verilog HDL描述与设计192

6.6.1 D触发器的Verilog HDL描述192

6.6.2 D锁存器的Verilog HDL描述195

6.7基于Verilog HDL的计数器设计197

6.7.1基于Verilog HDL进行通用计数器设计197

6.7.2基于计数器的PWM波形发生器设计199

6.8基于Verilog HDL的移位寄存器设计200

6.8.1 8位双向移位寄存器的Verilog HDL描述200

6.8.2使用移位操作符设计移位寄存器201

6.8.3带两级锁存的串入并出移位寄存器74595的描述202

6.8.4移位型计数器的设计203

6.9 Verilog HDL的循环语句及应用203

6.9.1 for语句用法204

6.9.2 repeat语句用法204

6.9.3 while语句用法205

6.9.4 Verilog HDL循环语句应用要点206

6.10双向端口与存储器设计206

6.10.1 8位双向总线驱动器设计207

6.10.2存储器设计207

习题与思考题211

第7章 Verilog HDL有限状态机及应用214

7.1有限状态机及状态编码214

7.1.1有限状态机214

7.1.2状态编码215

7.2状态机安全设计216

7.3基于Verilog HDL的FSM设计217

7.3.1 Verilog HDL有限状态机常用语法元素217

7.3.2有限状态机的Verilog HDL描述219

7.4状态机图形化设计方法231

习题与思考题234

第8章 D/A与A/D转换器及其应用236

8.1 D/A与A/D转换器概述236

8.2 D/A转换器原理237

8.2.1权电阻网络D/A变换器原理237

8.2.2模拟开关的原理及应用238

8.2.3 R-2RT型电阻网络D/A转换器239

8.2.4电流输出型D/A转换器242

8.2.5 D/ A转换器的主要技术指标及选型依据243

8.2.6基于TL431的基准电压源设计244

8.3 DAC8032及其应用245

8.3.1 D/A转换器芯片——DAC0832245

8.3.2 DAC0832的应用247

8.4 A/D转换器原理248

8.4.1并联比较型A/D转换器249

8.4.2计数型A/D转换器249

8.4.3逐次比较型A/D转换器250

8.4.4双积分型A/D转换器252

8.4.5 A/D转换器的主要性能指标253

8.5逐次比较型A/D转换器——ADC0809253

8.5.1 ADC0809芯片简介253

8.5.2 ADC0809的接口时序及状态机读写255

习题与思考题257

第9章 波形变换与产生电路259

9.1脉冲发生器与555集成电路259

9.1.1脉冲发生器259

9.1.2 555集成电路的电路结构与功能259

9.2单稳态触发器261

9.2.1用CMOS门电路组成的微分型单稳态触发器261

9.2.2用555集成电路组成的单稳态触发器263

9.2.3单稳态触发器的定时应用264

9.3斯密特触发器264

9.3.1用门电路组成的斯密特触发器265

9.3.2用555集成电路组成的斯密特触发器266

9.3.3斯密特触发器的应用267

9.4多谐振荡器268

9.4.1用门电路组成的多谐振荡器268

9.4.2用斯密特触发器构成波形产生电路269

9.4.3用555集成电路组成的多谐振荡器270

9.4.4 CMOS石英体振荡器272

9.5 DDS波形发生原理及正弦波信号发生器设计272

9.5.1 DDS工作原理272

9.5.2定制DDS所需的MegaFunction模块273

9.5.3顶层设计282

9.5.4 Verilog HDL信号发生器设计284

习题与思考题286

附录A CMOS和TTL逻辑门电路的技术参数289

附录B 74系列门电路速查表290

附录C可综合Verilog HDL语法速查表293

附录D常用逻辑符号对照表296

参考文献297