硬件描述语言VHDL教程 基础篇·提高篇2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

硬件描述语言VHDL教程 基础篇·提高篇PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

目录3

基础篇3

第1章 概述3

1.1 硬件描述语言VHDL3

1.1.1 VHDL的发展历史3

1.1.2 VHDL的特点4

1.1.3 VHDL的发展趋势7

1.2 EDA技术7

1.2.1 EDA的发展历史8

1.2.2 EDA的基本特征9

1.2.3 EDA的基本工具10

1.2.4 EDA工具的流程11

习题12

第2章 VHDL的基本模型结构13

2.1 设计实体13

2.2 实体说明15

2.2.1 类属说明15

2.2.2 端口说明17

2.2.3 实体说明部分18

2.2.4 实体语句部分18

2.3 结构体18

2.3.3 结构体功能描述语句19

2.3.1 结构体名19

2.3.2 结构体说明语句19

2.3.4 结构体的四种描述形式21

2.4 结构体的三种子结构27

2.4.1 块语句结构27

2.4.2 进程语句结构29

2.4.3 子程序结构32

习题42

第3章 VHDL的基本元素45

3.1 VHDL的标识符与词法单元45

3.1.1 标识符45

3.1.2 词法单元46

3.2 VHDL的数据对象48

3.2.1 常量48

3.2.2 变量和信号49

3.2.3 文件54

3.2.4 信号的延迟56

3.3 VHDL的数据类型59

3.3.1 标量类型60

3.3.2 复合类型64

3.3.3 子类型67

3.3.5 数据类型的转换69

3.3.4 存取类型和文件类型69

3.4 VHDL的运算符71

3.4.1 逻辑运算符71

3.4.2 算术运算符72

3.4.3 关系运算符74

3.4.4 并置运算符74

3.4.5 运算符的优先级75

习题76

第4章 VHDL的基本描述语句79

4.1 并行语句79

4.1.1 进程（process）语句80

4.1.2 块（block）语句81

4.1.3 并行信号赋值语句84

4.1.4 并行过程调用语句89

4.1.5 并行断言语句90

4.1.6 类属（generic）语句92

4.1.7 元件例化语句94

4.1.8 生成（generate）语句95

4.2 顺序语句100

4.2.1 顺序赋值语句101

4.2.2 wait语句103

4.2.3 if语句105

4.2.4 case语句107

4.2.5 loop语句109

4.2.6 next语句112

4.2.7 exit语句112

4.2.8 null语句113

4.2.9 return语句113

4.2.10 顺序断言语句113

4.2.11 report语句114

习题115

5.1 VHDL的库118

5.1.1 库的使用118

第5章 VHDL的库、程序包和配置118

5.1.2 库的分类120

5.2 VHDL的程序包123

5.2.1 程序包的基本结构123

5.2.2 常见的程序包125

5.3 VHDL的配置126

5.3.1 默认配置126

5.3.2 元件配置129

5.3.3 块配置134

5.3.4 结构体配置137

习题139

第6章 VHDL中属性的描述及定义语句140

6.1 数值类属性141

6.1.1 数据类型的数值属性141

6.1.2 数组的数值属性142

6.1.3 块的数值属性144

6.2 函数类属性145

6.2.1 数据类型的属性函数146

6.2.2 数组的属性函数147

6.2.3 信号的属性函数149

6.3 信号类属性153

6.4 数据类型类属性159

6.5 数据区间类属性160

6.6 用户自定义的属性161

习题161

提高篇165

第7章 VHDL中的重载165

7.1 子程序重载165

7.1.1 参数类型的重载166

7.1.2 参数数目的重载172

7.1.3 函数返回类型的重载176

7.1.4 标准程序包中的重载现象180

7.2 运算符重载184

习题186

第8章 综合187

8.1 综合概述187

8.1.1 RTL级描述187

8.1.2 约束191

8.1.3 属性193

8.1.4 工艺库194

8.1.5 综合的步骤196

8.2 VHDL的综合197

习题206

9.1 数字系统的设计方法基础207

第9章 简单数字逻辑电路的设计207

9.1.1 数字系统的设计流程208

9.1.2 设计的基本方法209

9.1.3 设计的基本准则211

9.2 基本逻辑门电路的设计213

9.2.1 与门电路214

9.2.2 或门电路216

9.2.3 反相器219

9.2.4 与非门电路220

9.2.5 或非门电路223

9.2.6 异或门电路226

9.3.1 编码器228

9.3 组合逻辑电路的设计228

9.3.2 译码器232

9.3.3 数据选择器和分配器241

9.3.4 比较器248

9.3.5 加法器250

9.3.6 三态门及数据缓冲器252

9.4 时序逻辑电路的设计255

9.4.1 时钟信号的描述255

9.4.2 触发器257

9.4.3 寄存器268

9.4.4 计数器277

9.4.5 存储器287

习题295

第10章 状态机的设计296

10.1 状态机概述296

10.1.1 状态机的基本结构和功能296

10.1.2 状态机的表示方法298

10.1.3 状态机的设计步骤299

10.2 Moore型状态机的设计描述300

10.2.1 状态机的建立过程300

10.2.2 单进程状态机的设计方法302

10.2.3 双进程状态机的设计方法303

10.2.4 三进程状态机的设计方法309

10.3 Moore型状态机的复位311

10.3.1 状态机的同步复位311

10.3.2 状态机的异步复位315

10.4 Moore型状态机的信号输出方式316

10.4.1 同步的信号输出方式316

10.4.2 状态直接输出的方式318

10.4.3 并行译码的信号输出方式321

习题323

第11章 优化数据通路324

11.1.1 流水线设计的基本概念325

11.1 流水线设计325

11.1.2 应用流水线设计的DRAM控制器326

11.2 资源共享335

11.2.1 流水线式行波进位加法器336

11.2.2 预进位加法器338

习题342

第12章 建立测试平台343

12.1 概述343

12.2 建立测试平台的方式344

12.2.1 表格化方式344

12.2.2 文件I/O方式348

习题351