FPGA深度解析2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

FPGA深度解析PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 FPGA简介1

1.1 什么是FPGA1

1.1.1 FPGA简述1

1.1.2 FPGA与MCU芯片的区别2

1.2 FPGA的应用场景2

1.3 FPGA现状4

1.4 开发FPGA需要的HDL语言5

1.5 FPGA设计流程6

1.6 一个使用FPGA的经典实例7

小结8

第2章 FPGA结构与片上资源9

2.1 FPGA主要厂商9

2.2 FPGA的结构9

2.3 基于LUT的设计方法11

2.4 LE与LAB13

2.5 全局网络14

2.6 可配置I/O17

2.7 内部存储资源23

2.8 实例：FPGA是如何实现用户设计的24

2.9 其他资源25

小结25

第3章 可综合设计与仿真验证26

3.1 RTL26

3.2 可综合设计26

3.2.1 整体结构28

3.2.2 变量类型、时序逻辑与组合逻辑28

3.2.3 运算符和条件语句32

3.2.4 例化36

3.2.5 parameter与define37

3.3 仿真验证37

3.3.1 一个最简单的Testbench验证平台实例38

3.3.2 带有比对功能和参考模型的验证模型41

3.4 与Verilog仿真器有关的一点知识42

小结45

第4章 综合、布局与布线46

4.1 工作流程46

4.2 综合以及优化47

4.2.1 综合优化的概念47

4.2.2 RTL代码综合优化思想50

4.3 布局与布线52

小结59

第5章 静态时序分析60

5.1 什么叫做静态时序分析60

5.2 时序分析模型62

5.2.1 时序分析最基础模型62

5.2.2 芯片外部输入/输出时序分析模型63

5.3 时序分析中的各项参数66

5.3.1 概述66

5.3.2 时序分析公式的推导68

5.4 时序约束文件的编写69

5.5 实例：基于Timequest的时序约束和分析76

5.5.1 Timequest使用简介76

5.5.2 如何阅读时序报告82

小结86

第6章 功耗控制87

6.1 CMOS门电路简介87

6.2 FPGA功耗的构成88

6.3 时钟网络及其功耗90

6.4 门控时钟93

6.5 划分时钟区域95

6.6 RAM的时钟使能96

6.7 使用双沿触发器98

6.8 CMOS导通电流98

6.9 减少供电电压99

6.10 改变I/O的终端方式100

6.11 实例：FPGA低功耗设计101

小结101

第7章 跨时钟域传输102

7.1 实例：跨时钟域处理102

7.2 跨时钟域的亚稳态现象102

7.3 亚稳态的多径传输104

7.4 两级触发器同步器106

7.5 多径与多级寄存器同步链108

7.6 组合逻辑信号的同步化109

7.7 快时钟域信号的同步化110

7.8 多位信号的跨时钟域处理112

7.9 实际设计中规划跨时钟方案的重要性116

小结116

第8章 复位电路117

8.1 复位的用途117

8.2 无复位电路118

8.3 异步复位119

8.4 实例：异步复位测试122

8.5 同步复位123

8.6 异步复位与同步撤离125

8.7 复位网络127

8.8 多时钟域复位方案129

小结130

第9章 异步FIFO原理及使用131

9.1 实例：异步FIFO的应用131

9.2 同步FIFO与异步FIFO132

9.3 异步FIFO设计思想133

9.4 异步FIFO设计中的关键技术135

9.4.1 异步FIFO读/写地址采样135

9.4.2 FIFO的深度137

9.5 异步FIFO逻辑实现代码138

9.5.1 信号定义138

9.5.2 RTL代码139

9.6 异步FIFO的读/写时钟差别对格雷码的影响147

9.7 FIFO的应用注意事项148

小结149

第10章 高效SDRAM控制器的设计150

10.1 SDRAM简介150

10.1.1 SDRAM特点及其编址方式150

10.1.2 SDRAM原理152

10.2 SDRAM时序及操作特性153

10.3 实例：高效SDRAM控制器设计158

10.3.1 SDRAM控制器的设计思想158

10.3.2 SDRAM控制器内部模块设计161

10.3.3 SDRAM控制器与SDRAM之间的芯片接口时序问题173

小结175

第11章 高速SerDes接口设计176

11.1 高速SerDes接口的原理及其系统组成176

11.1.1 SerDes概述176

11.1.2 Cyclone IV GX高速收发器系统框架178

11.1.3 高速收发器时钟架构180

11.2 高速SerDes接口的电气特性182

11.3 动态可重配IP184

11.4 实例：高速SerDes接口逻辑设计187

11.4.1 设计需求187

11.4.2 设计具体实现188

小结204

第12章 常用数字信号处理的FPGA实现205

12.1 模拟信号与数字信号205

12.2 数字信号的定点表示方式206

12.2.1 有符号和无符号的表示方法206

12.2.2 定点化运算法则208

12.3 实例：FFT处理器在FPGA上的实现213

12.3.1 FFT基本原理213

12.3.2 FFT的信号流图215

12.4 FFT在FPGA中的实现218

12.4.1 FFT的定点化218

12.4.2 FFT的实现细节219

12.5 实例：多速率抽取/插值滤波器在FPGA上的实现222

12.5.1 多速率抽取滤波器的优化电路222

12.5.2 多速率抽取滤波器的实现223

小结226

第13章 高速LVDS信号的接收227

13.1 什么是LVDS信号227

13.2 实例：使用FPGA接收LVDS信号228

13.3 采用input delay约束保证源同步接收的正确性230

13.3.1 源同步输入时序分析230

13.3.2 使用input delay约束实现时序收敛232

13.4 使用ISERDES及调整采样时钟方式来接收高速LVDS信号235

13.4.1 使用ISERDES和IDELAY部件来接收高速LVDS信号的电路235

13.4.2 具体实现结构237

小结245

第14章 布局布线失败怎么办246

14.1 布局布线失败246

14.2 找到设计的hot spot247

14.3 解决布线拥塞问题248

小结256

参考文献257