数字系统原理与设计2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

数字系统原理与设计PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

上篇 数字电子技术基础3

第1章 数字系统概论3

1.1 数字信号与数字系统3

1.1.1 数字信号3

1.1.2 数字系统4

1.2 数制5

1.2.1 二进制6

1.2.2 八进制6

1.2.3 十六进制6

1.2.4 数制转换6

1.3 编码8

1.3.1 二-十进制代码8

1.3.2 格雷码9

1.4 二进制数的算术运算10

习题11

第2章 逻辑代数13

2.1 逻辑代数基础13

2.1.1 基本逻辑运算13

2.1.2 逻辑代数的基本定律16

2.1.3 逻辑代数的基本规则17

2.2 逻辑函数的化简方法18

2.2.1 逻辑函数的代数化简法18

2.2.2 逻辑函数的卡诺图化简法20

习题26

第3章 集成逻辑门29

3.1 数字集成电路的分类29

3.1.1 按半导体器件分类29

3.1.2 按半导体规模分类30

3.1.3 按电路功能分类30

3.2 CMOS集成逻辑门31

3.2.1 MOS管及其开关特性31

3.2.2 CMOS反相器的工作原理33

3.2.3 CMOS反相器的外部特性35

3.3 TTL集成逻辑门38

3.3.1 TTL与非门的工作原理38

3.3.2 TTL逻辑门的输入、输出特性39

3.3.3 三态门40

3.3.4 集电极开路门41

3.4 TTL逻辑门和CMOS逻辑门的接口电路42

3.4.1 接口电路的用途及电平规范42

3.4.2 TTL电路驱动CMOS电路43

3.4.3 CMOS电路驱动TTL电路44

3.5 集成逻辑门相关的几个实际问题45

3.5.1 正负逻辑问题45

3.5.2 抗干扰措施46

习题46

第4章 组合逻辑电路49

4.1 组合逻辑电路的分析49

4.2 组合逻辑电路的设计51

4.2.1 不含无关项的组合逻辑电路的设计51

4.2.2 含无关项的组合逻辑电路的设计53

4.3 常用中规模组合逻辑器件及应用55

4.3.1 编码器55

4.3.2 译码器61

4.3.3 数据选择器69

4.3.4 数值比较器74

4.3.5 算术运算器76

4.4 组合逻辑电路中的竞争冒险79

4.4.1 产生竞争冒险的原因79

4.4.2 竞争冒险的检查方法80

4.4.3 消除冒险现象的方法81

习题82

第5章 锁存器和触发器85

5.1 锁存器85

5.1.1 基本SR（置位-复位）锁存器85

5.1.2 应用举例87

5.1.3 门控SR锁存器88

5.1.4 门控D锁存器89

5.2 边沿触发的触发器90

5.2.1 主从触发器90

5.2.2 维持阻塞触发器90

5.2.3 利用传输延迟的触发器91

5.2.4 异步预置输入和清零输入92

5.3 触发器的动态特性93

5.4 触发器的逻辑功能94

5.4.1 SR触发器95

5.4.2 D触发器95

5.4.3 JK触发器96

5.4.4 T触发器和T′触发器96

5.5 触发器的应用97

5.5.1 并行数据存储97

5.5.2 分频98

5.5.3 计数99

习题100

第6章 时序逻辑电路106

6.1 时序逻辑电路的结构与特点106

6.2 时序电路逻辑功能的表述107

6.2.1 逻辑方程组108

6.2.2 状态表108

6.2.3 状态图110

6.2.4 时序图110

6.3 同步时序逻辑电路的分析111

6.3.1 分析同步时序逻辑电路的一般步骤111

6.3.2 同步时序逻辑电路分析举例111

6.4 异步时序逻辑电路的分析117

6.5 同步时序逻辑电路设计119

6.5.1 设计同步时序逻辑电路的一般步骤119

6.5.2 同步时序逻辑电路设计举例121

6.6 常用的时序逻辑电路器件128

6.6.1 寄存器和移位寄存器128

6.6.2 计数器132

习题144

第7章 存储器和可编程逻辑器件154

7.1 半导体存储器基础154

7.1.1 存储阵列154

7.1.2 存储器的基本操作155

7.2 只读存储器156

7.2.1 ROM电路的基本结构156

7.2.2 可擦除可编程只读存储器157

7.2.3 ROM应用举例159

7.3 随机存取存储器161

7.3.1 RAM的基本工作原理161

7.3.2 RAM应用举例163

7.4 可编程逻辑器件164

7.4.1 低密度可编程逻辑器件164

7.4.2 高密度可编程逻辑器件166

7.4.3 复杂可编程逻辑器件166

7.4.4 现场可编程门阵列167

7.4.5 可编程逻辑器件的开发169

习题170

第8章 脉冲波形的变换与产生172

8.1 单稳态触发器172

8.1.1 几种类型的单稳态触发器173

8.1.2 单稳态触发器的应用177

8.2 施密特触发器178

8.2.1 施密特触发器概述178

8.2.2 几种类型的施密特触发器179

8.2.3 施密特触发器的应用181

8.3 多谐振荡器183

8.3.1 多谐振荡器概述183

8.3.2 几种类型的多谐振荡器183

8.4 555定时器电路187

8.4.1 555定时器的结构与工作原理188

8.4.2 555定时器的应用190

习题194

第9章 数/模和模/数转换203

9.1 D/A转换器203

9.1.1 二进制权电阻网络D/A转换器204

9.1.2 倒T电阻网络D/A转换器205

9.1.3 权电流D/A转换器206

9.1.4 D/A转换器的主要技术指标207

9.1.5 D/A转换器典型应用208

9.2 A/D转换器209

9.2.1 A/D转换器的基本组成209

9.2.2 A/D转换器的类型211

9.2.3 A/D转换器的主要技术指标215

9.2.4 A/D转换器典型应用216

习题216

下篇 硬件描述语言Verilog HDL221

第10章 初步了解Verilog HDL221

10.1 引言221

10.2 Verilog HDL和VHDL比较221

10.3 Verilog HDL的主要特点和功能222

10.4 采用Verilog HDL的设计流程简介223

习题224

第11章 Verilog HDL模块的结构225

11.1 模块声明226

11.2 端口定义226

11.3 信号类型声明226

11.4 逻辑功能描述227

11.5 模块的调用228

11.6 模块的测试229

习题230

第12章 Verilog HDL语言要素231

12.1 标识符231

12.2 注释符231

12.3 值集合232

12.4 数据类型232

12.4.1 常量232

12.4.2 变量233

习题236

第13章 运算符与表达式237

13.1 算术运算符237

13.2 关系运算符237

13.3 等式运算符238

13.4 逻辑运算符238

13.5 位运算符239

13.6 缩减运算符240

13.7 条件运算符241

13.8 移位运算符241

13.9 位拼接运算符241

13.10 优先级别242

习题242

第14章 Verilog HDL行为语句243

14.1 过程语句243

14.1.1 initial过程语句244

14.1.2 always过程语句245

14.2 块语句247

14.2.1 顺序块247

14.2.2 并行块248

14.2.3 块语句的特点249

14.3 赋值语句250

14.3.1 连续赋值语句250

14.3.2 过程赋值语句250

14.4 条件语句253

14.4.1 if语句253

14.4.2 ease语句255

14.5 循环语句257

14.5.1 forever语句257

14.5.2 repeat语句258

14.5.3 while语句258

14.5.4 for语句259

14.6 编译预处理语句260

14.6.1 宏替换′define260

14.6.2 文件包含′include261

14.6.3 时间尺度′timescale262

14.6.4 条件编译′ifdef、′else、′endif263

14.7 任务与函数264

14.7.1 任务与函数结构之间的差异264

14.7.2 任务264

14.7.3 函数265

14.7.4 常用的系统任务和函数266

14.8 时延概念269

习题271

第15章 Verilog HDL模型的不同抽象级别描述273

15.1 门级结构描述273

15.1.1 Verilog HDL内置基本门274

15.1.2 门结构描述举例275

15.1.3 分层次的电路设计276

15.2 行为描述278

15.3 数据流描述279

15.4 组合逻辑电路的Verilog建模280

15.4.1 编码器280

15.4.2 译码器281

15.4.3 数据选择器282

15.4.4 数值比较器282

15.4.5 算术运算电路283

15.4.6 ROM的设计283

15.4.7 总线和总线操作284

15.5 时序逻辑电路的Verilog建模284

15.5.1 触发器285

15.5.2 移位寄存器285

15.5.3 计数器286

15.5.4 FIFO缓冲器287

习题288

第16章 Verilog HDL有限状态机的设计289

16.1 有限状态机的Verilog描述290

16.2 状态编码293

16.2.1 常用的状态编码293

16.2.2 状态编码的定义293

16.3 有限状态机设计要点295

习题297

参考文献299