基于FPGA的现代数字系统设计2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

基于FPGA的现代数字系统设计PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 现代数字系统设计技术概述1

1.1 概述1

1.1.1 可编程逻辑器件PLD概述1

1.1.2 电子设计自动化技术概述3

1.2 现代数字系统的设计流程6

1.3 EDA软件工具简介8

1.4 现代数字系统设计的发展趋势14

小结18

习题19

第2章 基于原理图的设计20

2.1 Xilinx ISE Foundation介绍20

2.1.1 安装ISE Foundation20

2.1.2 ISE Foundation界面22

2.1.3 ISE Foundation的集成工具23

2.2 基于原理图的设计流程25

2.2.1 创建工程25

2.2.2 原理图绘制28

2.2.3 逻辑综合34

2.2.4 物理实现36

2.2.5 仿真验证41

2.2.6 硬件配置45

小结47

习题48

实验项目48

实验一 七段译码原理电路的设计与仿真48

实验二 二十五进制计数器设计与仿真50

实验三 排球比赛计分显示系统设计与仿真51

第3章 基于Verilog HDL语言的设计52

3.1 Verilog HDL概述52

3.1.1 几个简单的Verilog HDL例子53

3.1.2 Verilog HDL的基础知识56

3.1.3 Verilog HDL的描述层次62

3.2 门级建模63

3.2.1 门的类型63

3.2.2 实例数组（Array of Instances）65

3.2.3 应用举例66

3.2.4 门延迟66

3.3 数据流建模68

3.3.1 连续赋值语句68

3.3.2 表达式、运算符和操作数68

3.3.3 举例72

3.4 行为级建模73

3.4.1 顺序块和并行块语句73

3.4.2 条件语句75

3.4.3 循环语句78

3.4.4 赋值语句81

3.4.5 结构化语句82

3.4.6 系统任务和函数87

3.4.7 编译预处理命令92

3.4.8 有限状态机设计95

3.5 Verilog HDL的可综合设计100

3.6 Testbench文件与设计102

3.6.1 测试平台的搭建102

3.6.2 Testbench文件设计104

3.7 Verilog HDL在ISE软件中设计示例108

小结113

习题114

实验项目116

实验一 七段数码显示译码器设计116

实验二 含异步清零和同步使能的四位加法计数器116

实验三 桶形移位器（Barrel Shifter）设计117

实验四 用状态机实现序列检测器的设计117

实验五 循环冗余校验（CRC）模块设计118

第4章 基于IP Core的设计120

4.1 IP模块的种类与应用120

4.2 IP Core的选择与复用121

4.2.1 IP Core的选择121

4.2.2 IP Core的复用123

4.3 IP Core生成工具简介124

4.4 常用IP Core的设计126

4.4.1 可逆计数器的设计126

4.4.2 存储器的设计129

4.4.3 时钟的设计140

小结147

习题147

实验项目147

实验一 计数器的设计147

实验二 正弦波形发生器的设计148

实验三 双口RAM的设计148

第5章 系统仿真150

5.1 ModelSim软件的安装及简介150

5.1.1 ModelSim软件的安装150

5.1.2 ModelSim窗口简介151

5.1.3 ModelSim的使用方式154

5.2 在ISE中调用ModelSim158

5.2.1 建立仿真环境158

5.2.2 在ISE中调用ModelSim实现功能仿真162

5.2.3 在ISE中调用ModelSim实现时序仿真163

5.3 在ModelSim中进行仿真166

5.4 基于IP Core的FIFO仿真实例169

5.4.1 建立FIFO IP Core的源文件169

5.4.2 建立Testbench文件170

5.4.3 在ModelSim中进行仿真172

小结174

习题174

实验项目175

实验一 数控分频器设计与仿真175

实验二 8位十进制频率计设计175

第6章 可编程逻辑器件原理177

6.1 可编程逻辑器件的分类及特点177

6.2 复杂可编程逻辑器件CPLD178

6.2.1 简单低密度PLD的原理178

6.2.2 CPLD的结构和工作原理185

6.3 现场可编程门阵列FPGA192

6.3.1 FPGA的基本结构193

6.3.2 基于查找表的FPGA的结构和工作原理194

6.4 FPGA的配置203

6.4.1 FPGA在系统可配置原理204

6.4.2 FPGA配置方式205

6.4.3 配置流程208

6.5 可编程逻辑器件的选用208

6.6 Xilinx器件命名210

6.6.1 CPLD器件命名210

6.6.2 FPGA器件命名210

小结211

习题211

第7章 基于FPGA的系统级设计技术212

7.1 基于FPGA的嵌入式开发技术212

7.1.1 嵌入式系统与SOPC技术212

7.1.2 基于SOPC的嵌入式系统开发流程214

7.2 MicroBlaze嵌入式处理器216

7.3 嵌入式开发套件EDK219

7.3.1 EDK的组成220

7.3.2 EDK的任务流程、工具模块与工程管理221

7.3.3 EDK的使用224

7.4 在SOPC系统中添加定制外设IP Core237

7.5 Xilinx DSP设计平台249

7.5.1 FPGA实现DSP的特点249

7.5.2 FPGA的DSP硬件资源251

7.5.3 FPGA实现DSP的软件工具256

7.5.4 DSP Tools软件257

7.6 FIR滤波器设计265

7.6.1 产生FIR滤波器的系数266

7.6.2 输入FIR滤波器模块268

7.6.3 FIR滤波器模型设计268

7.6.4 在Simulink中仿真FIR滤波器270

7.6.5 完善FIR滤波器设计271

小结272

习题272

实验项目273

实验一 利用BSB向导构建嵌入式基本系统273

实验二 基于SOPC的流水灯设计273

实验三 创建一个12×8的乘法累加器274

实验四 FIR滤波器设计275

第8章 在线逻辑分析技术277

8.1 JTAG边界扫描测试277

8.2 在线逻辑分析仪ChipScope Pro概述278

8.3 在线逻辑分析仪ChipScope Pro的使用280

小结287

实验项目287

实验一 移位相加八位硬件乘法器电路设计287

实验二 DDS设计287

第9章 其它设计工具简介289

9.1 Synplicity公司的Synplify Pro289

9.2 Aldec公司的Active HDL295

9.3 Mentor Graphics公司的 FPGA Advantage298

小结302

附录303

附录1 Spartan-3E StarterKit Board介绍303

附录2 参考课题304

课题一 数字式竞赛抢答器304

课题二 数字钟305

课题三 数字频率计305

课题四 拔河游戏机306

课题五 乒乓球比赛游戏机306

课题六 交通信号灯控制器307

课题七 电子密码锁308

课题八 彩灯控制器308

课题九 脉冲按键电话显示器309

课题十 简易电子琴309

课题十一 出租车自动计费器309

课题十二 洗衣机控制器310

课题十三 DDS波形发生器311

课题十四 简单的时分复用系统311

课题十五 异步串口通信312

课题十六 64K数据适配器设计313

课题十七 简化LAPS协议实现315

课题十八 直接序列扩频通信系统317

课题十九 设计一个MAC FIR滤波器318

课题二十 直接型数字下变频器318

参考文献320