CPLD/FPGA应用开发技术与工程实践2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

CPLD/FPGA应用开发技术与工程实践PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章　PLD、CPLD与FPGA概述1

1.1　可编程逻辑器件的发展进程1

目录1

1.2　可编程逻辑器件的分类2

1.2.1　按集成度分类2

1.2.2　按可编程原理分类2

1.2.3　按结构特点分类3

1.3　CPLD的基本结构3

1.3.1 CPLD的基本结构4

1.3.2　CPLD的编程工艺8

1.4　FPGA简介10

1.4.1　什么是门阵列10

1.4.2　FPGA的基本结构与设计工艺11

1.4.3　Xilinx公司的FPGA简介12

1.4.4　FPGA的编程17

1.5.1　逻辑单元比较18

1.5　CPLD与FPGA的比较18

1.5.2　互连资源19

1.5.3　编程工艺19

1.5.4　开发应用选择19

1.6　器件厂商及其产品21

1.6.1 Altera公司21

1.6.2　Xilinx公司21

1.6.3　其他公司21

第2章　逻辑器件23

2.1 Altera器件综述23

2.2　Altera MAX7000系列CPLD/FPGA芯片24

2.2.1　MAX7000系列器件简介24

2.2.2 结构特点与功能描述26

2.2.3　器件特性配置32

2.2.4　器件编程特征34

2.2.6　定时模型35

2.2.5　器件测试35

2.3.1　FLEX 10K系列器件简介36

2.3　Altera FLEX10K系列CPLD/FPGA芯片36

2.3.2　结构特点与功能描述38

2.3.3　器件特性设定53

2.3.4　器件配置与测试55

2.3.5　定时模型56

2.4　Altera APEX20K系列FPGA芯片58

2.4.1　APEX系列器件简介58

2.4.2　APEX20K系列概述59

2.4.3　APEX20K系列的特点59

2.4.4　APEX20K系列的结构描述60

2.5　Xilinx XC9500系列FPGA芯片73

2.5.1 XC9500系列CPLD器件73

2.5.2 系列器件的结构75

3.1.1 MAX+PLUS Ⅱ的功能和特点83

第3章 初探CPLD/FPGA设计工具——MAX+PLUS Ⅱ83

3.1 MAX+PLUS Ⅱ简介83

3.1.2　软件的版本85

3.1.3 系统要求85

3.1.4　软件的安装85

3.1.5 MAX+PLUS Ⅱ的操作环境86

3.1.6 MAX+PLUS Ⅱ的设计方法87

3.2　图形输入的设计过程90

3.2.1 项目建立与图形输入90

3.2.2　项目编译95

3.2.3　项目检验96

3.2.4 目标器件选择与管脚锁定101

3.2.5　器件编程／配置104

3.3　工具条和常用菜单选项说明105

3.3.1　菜单栏105

3.3.2 工具栏110

3.3.3　状态栏112

第4章 深入了解CPLD/FPGA设计工具——MAX+PLUS Ⅱ113

4.1 图形的层次化设计和BUS使用113

4.1.1 层次化设计113

4.1.2 BUS使用115

4.2　语言描述输入法117

4.3　混合设计输入120

4.4 使用LPM及FLEX10K中的RAM121

4.4.1　LPM的使用121

4.4.2 FLEX10K中的RAM123

4.5　创建用户符号库126

4.5.1 制作兆功能模块（Mega_Function）符号126

4.6　编译控制131

4.6.1　编译顶层系统文件131

4.6.2　启用设计规则检查工具136

4.6.3　编译后生成的报告文件140

4.6.4　分析资源占用情况142

第5章　VHDL硬件描述语言（一）146

5.1　常用硬件描述语言147

5.2　VHDL基本结构148

5.2.1 实体说明149

5.2.2　构造体153

5.3　VHDL语言要素156

5.3.1　VHDL文字规则156

5.3.2　VHDL数据对象157

5.3.3　VHDL数据类型163

5.3.4　VHDL运算符170

5.4　VHDL顺序语句176

5.4.1　赋值语句176

5.4.2　分支控制语句176

5.4.3　循环控制语句183

5.4.4 同步控制语句187

5.4.5　其他语句189

5.5　VHDL并发语句190

5.5.1 并行信号赋值语句191

5.5.2　进程语句193

5.5.3　元件例化语句194

5.5.4　并发过程调用语句197

5.5.5　块语句197

5.5.6 生成语句199

第6章　VHDL硬件描述语言（二）201

6.1 子程序201

6.1.1 函数201

6.1.2　过程205

6.1.3 子程序重载206

6.2　库、程序包、配置及其他207

6.2.1 库207

6.2.2　程序包209

6.2.3 配置211

6.2.4　属性描述215

6.3　VHDL构造体的描述风格222

6.3.1　行为描述222

6.3.2　数据流描述223

6.3.3　结构描述228

6.4　VHDL语言的仿真与逻辑综合231

6.4.1　VHDL语言的仿真231

6.4.2　VHDL语言的逻辑综合234

6.5　VHDL语言93版与87版的区别236

6.5.1　93版对规范的修订236

6.5.2　87版到93版的移植问题244

第7章　基本逻辑单元的VHDL实现245

7.1 组合逻辑电路的VHDL实现245

7.1.1　简单门电路245

7.1.2　译码器、编码器和选择器251

7.1.3　三态门和总线缓冲器257

7.1.4　组合逻辑电路VHDL实现的一般方法259

7.2　时序逻辑电路的VHDL实现260

7.2.1　锁存器260

7.2.2　触发器263

7.2.3　计数器266

7.3　状态机271

7.3.1 状态机的基本结构和功能271

7.3.2　状态机的VHDL模型271

7.3.3 状态机的应用举例277

第8章　存储器实例设计284

8.1　存储器原理284

8.2　移位寄存器设计285

8.2.1　双向移位寄存器286

8.2.2　环形移位寄存器287

8.2.3　M序列发生器289

8.3.1　ROM291

8.3　ROM和RAM291

8.3.2　RAM293

8.4　先进先出队列（FIFO）296

第9章　算术运算电路设计301

9.1　数值的表示301

9.1.1　进位计数制301

9.1.2　二进制表示301

9.1.3　二—十进制编码302

9.2　一位全加器和一位全减器302

9.2.1 一位全加器302

9.2.2　一位全减器303

9.3　N位加法器305

9.3.1 串行进位加法器305

9.3.2　N位超前进位加法器307

9.3.3　利用算术运算包实现加法309

9.4.1　用加法器实现减法器311

9.4　N位减法器311

9.4.2　利用算术运算包实现减法312

9.5　乘法器313

9.5.1　组合逻辑乘法器313

9.5.2　时序逻辑乘法器314

9.5.3　混合逻辑乘法器320

9.6　除法器325

第10章　数字系统设计方法329

10.1 概述329

10.1.1 数字系统的基本概念329

10.1.2　数字系统的基本模型329

10.1.3 数字系统设计方法330

10.2　数字系统设计的一般步骤331

10.2.1　需求分析332

10.2.3　子系统划分的原则333

10.2.2 数字系统的设计任务333

10.3　数字系统的描述方法334

10.3.1 算法流程图334

10.3.2　算法状态机（ASM图）336

第11章　视频颜色空间转换芯片设计338

11.1　视频颜色空间的转换原理338

11.1.1 颜色空间的转换的基本概念338

11.1.2　颜色空间转换的定点运算实现340

11.2　系统设计341

1 1.2.1 设计要求341

11.2.2　系统结构和模块划分341

11.2.3　流水线结构设计342

11.3　系统实现342

11.3.1 乘法器模块的实现342

11.3.2 主体模块的实现343

11.3.3　顶层模块设计353

11.4.1　逻辑综合选项设定355

11.4　逻辑综合选项设定和系统仿真355

11.4.2　波形仿真356

11.4.3 最高时钟频率仿真357

11.4.4　提高系统速度的方法357

第12章　键盘接口电路和LED显示电路设计359

12.1 键盘接口电路359

12.1.1　行列式键盘原理359

12.1.2 系统结构和模块划分360

12.1.3　键盘扫描电路361

12.1.4　键盘译码电路和按键标志产生电路362

12.1.5　时钟产生模块368

12.1.6　键盘接口电路顶层电路实现370

12.2　LED显示管理电路372

12.2.1　LED显示管理电路原理372

12.2.3　扫描信号发生器373

12.2.2　系统结构和模块划分373

12.2.4　显示缓存器375

12.2.5　多路选通器376

12.2.6　七段译码器377

12.2.7　闪烁模块378

12.2.8　时钟发生器380

12.2.9　LED显示管理顶层电路实现383

13.1.1 常用测频方法387

13.1　频率测量方法和原理387

第13章　数字频率计387

13.1.2　直接计数测频法388

13.2　系统分析和设计388

13.2.1　设计要求388

13.2.2　系统分析389

13.2.3　系统结构和模块划分390

13.3　量程估计模块390

13.3.1 量程估计原理390

13.3.2 7位BCD计数器391

13.3.3　量程估计功能的实现394

13.4　计数时钟和闸门产生模块397

13.5　周期测量计数器模块401

13.6　除法器模块403

13.6.1　除法器原理403

13.6.2　7位BCD减法器404

13.6.3　7位BCD减法计数器407

13.6.4　除法器实现409

13.7　小数点产生模块414

13.8　数字频率计的顶层电路实现416

第14章　电子表420

14.1 电子表的系统分析和设计420

14.1.1　设计要求420

14.1.2　用户界面设计420

14.1.3　系统结构和模块划分421

14.2.2 106分频计数器的实现和仿真422

14.2　计时器422

14.2.1 计时器电路结构422

14.2.3　计时器的实现和仿真423

14.3　状态机426

14.3.1　状态机的模块分析426

14.3.2　校时和设闹状态机427

14.3.3 闹钟和整点报时状态机435

14.4　闹钟寄存器437

14.5　铃声管理模块438

14.5.1　铃声管理模块分析438

14.5.2　VHDL实现439

14.5.3　仿真442

14.6 电子表顶层电路的实现442

14.6.1 顶层电路结构442

14.6.2　VHDL实现443

14.6.3 仿真446