超大规模集成电路与系统导论2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

超大规模集成电路与系统导论PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 VLSI概论1

1.1 复杂性与设计1

1.1.1 设计流程举例3

1.1.2 VLSI芯片的类型5

1.2 基本概念5

1.3 本书安排7

1.4 参考资料8

第1部分 硅片逻辑13

第2章 MOSFET逻辑设计13

2.1 理想开关与布尔运算13

2.2 MOSFET开关17

2.3 基本的CMOS逻辑门23

2.3.1 非门（NOT门）24

2.3.2 CMOS或非门（NOR门）25

2.3.3 CMOS与非门（NAND门）28

2.4 CMOS复合逻辑门30

2.4.1 结构化逻辑设计32

2.4.2 异或门（XOR）和异或非门（XNOR）40

2.4.3 一般化的AOI和OAI逻辑门41

2.5 传输门（TG）电路42

逻辑设计43

2.6 时钟控制和数据流控制45

2.7 参考资料48

2.8 习题48

第3章 CMOS集成电路的物理结构51

3.1 集成电路工艺层51

互连线的电阻和电容53

3.2 MOSFET56

3.2.1 硅的导电性58

3.2.2 nFET和pFET62

3.2.3 FET中的电流63

3.2.4 栅电容的驱动67

3.3 CMOS工艺层69

3.4 FET阵列设计71

3.4.1 基本门设计73

3.4.2 复合逻辑门76

3.4.3 一般性讨论78

3.4.4 小结81

3.5 参考资料81

3.6 习题82

第4章 CMOS集成电路的制造85

4.1 硅工艺概述85

本章概要87

4.2 材料生长与淀积88

4.2.1 二氧化硅88

4.2.2 氮化硅89

4.2.3 多晶硅90

4.2.4 金属化90

4.2.5 掺杂硅层91

4.2.6 化学机械抛光92

4.3 刻蚀93

洁净间97

4.4 CMOS工艺流程97

工艺改进101

4.5 设计规则104

4.5.1 物理极限107

4.5.2 电气规则108

4.6 参考资料108

第5章 物理设计的基本要素109

5.1 基本概念109

CAD工具110

5.2.1 n阱111

5.2 基本结构的版图111

5.2.2 有源区112

5.2.3 掺杂硅区113

5.2.4 MOSFET114

5.2.5 有源区接触117

5.2.6 金属层1118

5.2.7 通孔和多层金属121

5.2.8 防止闩锁现象121

5.2.9 版图编辑器123

5.3 单元概念124

5.4 FET的尺寸确定和单位晶体管129

5.5 逻辑门的物理设计133

5.5.1 NOT单元134

5.5.2 与非门（NAND）和或非门（NOR）单元135

5.5.4 关于版图的小结136

5.5.3 复合逻辑门136

5.6 设计层次化137

5.7 参考资料139

第2部分 从逻辑到电子电路143

第6章 MOSFET的电气特性143

6.1 MOS物理学143

阈值电压的推导146

6.2 nFET电流－电压方程147

6.2.1 SPICE Level 1方程153

6.2.2 体偏置效应153

6.2.3 电流方程推导154

6.3 FET的RC模型157

6.3.1 漏源HET电阻157

6.3.2 HET电容159

6.3.3 模型建立163

6.4 pFET特性165

pFET寄生参数168

6.5.1 尺寸缩小原理169

6.5 小尺寸MOSFET模型169

6.5.2 小尺寸器件效应171

6.5.3 SPICE模型172

6.6 参考资料173

6.7 习题174

第7章 CMOS逻辑门电子学分析176

7.1 CMOS反相器的直流特性176

7.2 反相器的开关特性181

7.2.1 下降时间计算185

7.2.2 上升时间186

7.2.3 传播延时188

7.2.4 一般分析189

7.2.5 反相器电路小结191

7.3 功耗191

7.4.1 与非门（NAND门）分析193

7.4 DC特性：与非门（NAND门）和或非门（NOR门）193

7.4.2 或非门（NOR门）196

7.5 与非门和或非门的暂态响应197

7.5.1 NAND2开关时间198

7.5.2 二输入或非门（NOR2）的开关时间200

7.5.3 小结202

7.6 复合逻辑门的分析202

功耗204

7.7 逻辑门过渡特性设计205

7.8 传输门和传输管208

7.9 关于SPICE模拟211

7.10 参考资料213

7.11 习题214

第8章 高速CMOS逻辑电路设计217

8.1 门延时217

8.2 驱动大电容负载224

在反相器链中使延时最小226

8.3 逻辑努力（Logical Effort）231

8.3.1 基本定义231

8.3.2 一般化情形235

8.3.3 级数的优化239

8.3.4 逻辑面积240

8.3.5 分支情况241

8.3.6 小结242

8.4 BiCMOS驱动器242

8.4.1 双极型管的特性243

8.4.2 驱动电路246

8.5 参考资料248

8.6 习题249

9.1 镜像电路251

第9章 CMOS逻辑电路的高级技术251

9.2 准nMOS电路253

9.3 三态电路255

9.4 时钟控制CMOS256

9.5 动态CMOS逻辑电路261

9.5.1 多米诺逻辑263

9.5.2 动态逻辑电路的功耗266

9.6 双轨逻辑电路266

9.6.1 CVSL267

9.6.2 互补传输管逻辑269

9.7 参考资料270

9.8 习题270

第3部分 VLSI系统设计275

第10章 用Verilog？硬件描述语言描述系统275

10.1 基本概念275

Verilog举例276

10.2 结构化的门级模型276

10.3 开关级建模284

10.4 层次化设计288

10.5 行为级和RTL建模291

10.6 参考资料297

10.7 习题298

第11章 常用的VLSI系统部件300

11.1 多路选择器300

11.2 二进制译码器305

11.3 相等检测器和比较器307

11.4 优先权编码器310

11.5 移位和循环操作313

11.6 锁存器316

11.7 D触发器321

11.8 寄存器326

11.9 综合的作用327

11.10 参考资料328

11.11 习题329

第12章 CMOS VLSI运算电路330

12.1 一位加法器电路330

12.2 串行进位加法器335

12.3 超前进位加法器338

12.3.1 曼彻斯特进位链343

12.3.2 扩展为宽位加法器345

12.4 其他高速加法器348

12.4.1 进位旁路电路（Carry-Skip Circuits）348

12.4.2 进位选择加法器（Carry-Select Adder）349

12.4.3 进位保留加法器（Carry-Save Adder）350

12.5 乘法器351

12.5.1 阵列乘法器353

12.5.2 其他乘法器355

12.7 参考资料358

12.6 小结358

12.8 习题359

第13章 存储器与可编程逻辑360

13.1 静态RAM360

13.2 SRAM阵列364

13.3 动态RAM372

13.3.1 DRAM单元的物理设计375

13.3.2 分割字线结构376

13.4 ROM阵列377

用户编程ROM379

13.5 逻辑阵列382

13.5.1 可编程逻辑阵列382

13.5.2 门阵列385

13.6 参考资料386

13.7 习题387

14.1 大规模集成电路的物理设计390

第14章 系统级物理设计390

14.2 互连线延时模型391

14.2.1 信号延时与连线长度的关系398

14.2.2 对互连线延时的考虑399

14.3 串扰399

有关串扰的考虑403

14.4 互连线的尺寸缩小404

14.5 布局布线406

14.6 输入和输出电路410

14.6.1 输入电路410

14.6.2 输出驱动器414

14.7 电源的分配和功耗416

同时切换引起的噪声418

14.8 低功耗设计考虑421

14.9 参考资料422

14.10 习题423

第15章 VLSI时钟和系统设计426

15.1 时钟控制触发器426

经典的状态机427

15.2 CMOS时钟方式429

15.2.1 钟控逻辑链429

15.2.2 动态逻辑链437

15.3 流水线系统439

15.4 时钟的产生和分配443

15.4.1 时钟的稳定和产生444

15.4.2 时钟布线与驱动器树结构446

15.5 系统设计考虑451

15.5.1 位片式设计452

15.5.2 cache存储器453

15.5.3 脉动系统和并行处理454

15.6 参考资料455

15.5.4 小结455

第16章 VLSI电路的可靠性与测试457

16.1 一般概念457

可靠性建模459

16.2 CMOS测试462

16.2.1 CMOS故障模型463

16.2.2 门级测试464

16.2.3 IDDQ测试466

16.3 测试生成方法467

16.3.1 静态CMOS逻辑门467

16.3.2 故障的逻辑影响468

16.3.3 路径的敏化470

16.3.4 D算法470

16.3.5 布尔差分471

16.4 小结473

16.5 参考资料473