信号完整性分析与设计2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

信号完整性分析与设计PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第一部分　信号完整性2

第1章　高速电路与信号完整性2

1.1　工艺进步是高速化的引擎2

1.2　高速电路的技术支点3

1.2.1 高速I/O信令标准3

1.2.2 中心平台PCB3

1.2.3　核心支点ASIC/FPGA3

1.2.4　高速海量存储器4

1.3 高速电路的SI、PI和EMI5

1.4　SI、PI和EMI协同设计7

1.5　PDN影响SI8

1.6　EMI的源头设计策略9

参考文献10

第2章　高速互连设计基础11

2.1 电阻11

2.1.1　互连线的电阻11

2.1.2　单位长度电阻12

2.1.3　方块电阻12

2.1.4　非均匀电流聚集下的电阻13

2.1.5 高频时的互连电阻13

2.2　电感14

2.2.1 自感与互感14

2.2.2　局部电感与回路电感15

2.2.3　电感与地弹16

2.2.4　方块电感17

2.2.5　非均匀电流聚集下的电感18

2.2.6　趋肤效应与挤近效应19

2.3　电容22

2.3.1 电容的静态／动态定义22

2.3.2　有效介电常数23

2.3.3　单位长度电容25

2.3.4 平面电容与去耦时间25

2.4　传输线基础27

2.4.1　传输线方程27

2.4.2　特性阻抗的近似计算28

2.5　高速及高频的概念30

2.5.1　上升边和边沿率30

2.5.2　上升边的空间延伸30

2.5.3　转折频率／信号带宽31

2.5.4　快边沿率效应32

2.5.5　寄生效应32

2.5.6　高频效应32

2.6　高速互连的表征35

2.6.1　频域：S参数35

2.6.2　时域：眼图37

2.7　差分传输线40

2.7.1　差分信号与差分对40

2.7.2　奇模、偶模与差分阻抗42

2.7.3　差分对的匹配43

2.7.4　混模S参数44

参考文献46

第3章　反射、串扰与同时开关噪声47

3.1　反射47

3.1.1　反射原理47

3.1.2　传输线匹配策略48

3.1.3　典型不连续的反射分析50

3.2　串扰54

3.2.1　互容与互感54

3.2.2　容性耦合与感性耦合56

3.2.3　串扰的仿真及其对信号的影响58

3.2.4　降低串扰的措施59

3.3　同时开关噪声60

3.3.1 同时开关噪声的成因60

3.3.2　△I与SSN的建模仿真63

3.4　小结68

参考文献68

第4章　非理想互连的分析与设计69

4.1　一般互连与非理想互连69

4.1.1　常见的互连线结构69

4.1.2　非理想互连的协同分析70

4.2　走线突变70

4.3　过孔71

4.3.1　过孔的返回路径71

4.3.2　过孔的种类72

4.3.3　过孔的传输特性与平面谐振73

4.3.4　过孔耦合74

4.3.5　过孔返回路径的分析与设计75

4.3.6　微过孔工艺78

4.4　参考平面不连续80

4.4.1　参考平面不连续导致SI、PI和EMI问题80

4.4.2 平面分割的权衡81

4.5　连接器82

4.5.1　连接器引入阻抗突变82

4.5.2　为信号引脚分配紧邻的返回路径82

4.5.3　连接器与PCB的连接86

4.6　封装86

4.6.1　封装工艺的进步趋势86

4.6.2 改善性能的封装设计88

4.7　小结90

参考文献90

第5章　非理想互连的建模与仿真91

5.1　信号带宽与上升边91

5.2　互连线的特性区域92

5.2.1　集总区域93

5.2.2　RC区域94

5.2.3　LC区域94

5.2.4　趋肤效应区域94

5.2.5　介质损耗区域95

5.2.6　波导色散区域95

5.3　集总建模与宽带建模95

5.3.1　互连建模概述95

5.3.2　集总建模96

5.3.3　宽带建模97

5.4　基于TDR测量的走线突变建模98

5.4.1　不连续的集总近似条件98

5.4.2　阻抗曲线与电路拓扑98

5.4.3　模型带宽与入射信号上升边99

5.5　基于电流通路的过孔建模与仿真100

5.5.1　过孔建模仿真概述100

5.5.2　电源／地平面对的宏模型101

5.5.3　单个完全切换过孔的建模仿真102

5.5.4　多个完全切换过孔间耦合的建模仿真105

5.5.5　部分切换过孔的建模仿真108

5.5.6 包含短路孔或去耦电容器的过孔建模仿真111

5.5.7　过孔建模仿真要点113

5.6　小结114

参考文献114

第6章　高速总线设计116

6.1　高速总线结构概述116

6.1.1　并行总线向串行总线的过渡116

6.1.2　背板总线拓扑结构117

6.1.3 SerDes119

6.1.4　RapidIO119

6.1.5　PCI Express121

6.2　菊花链拓扑设计123

6.2.1　分支线的反射123

6.2.2　菊花链布线的分析与仿真123

6.2.3　中途容性负载的影响126

6.3　蛇形布线128

6.3.1　并行总线的时序128

6.3.2　蛇形布线129

6.4　1～10 GHz高速串行链路分析与设计130

6.4.1　高速串行链路的主要问题130

6.4.2　过孔阻抗的匹配补偿设计131

6.4.3　高速连接器133

6.4.4　差分对布线135

6.4.5　寄生参数补偿137

6.4.6　链路高频损耗评估139

6.4.7　预加重／去加重与均衡140

6.4.8　链路的系统级仿真142

6.5　小结144

参考文献145

第二部分　电源完整性148

第7章　PDN分析与设计基础148

7.1　集成电路的功率传输148

7.1.1　供电电压制约电路性能148

7.1.2　功率传输中的问题149

7.2　PDN的组成150

7.2.1　VRM151

7.2.2　去耦电容器152

7.2.3　PCB和封装电源／地平面152

7.2.4　芯片电源分配网络153

7.3 电源／地平面噪声的产生与传播154

7.3.1 电源／地平面谐振模式154

7.3.2　PCB过孔切换157

7.3.3　IC电流吸取159

7.4　基于目标阻抗的PDN设计160

7.5　平面PDN常用的建模技术161

7.5.1　谐振腔法161

7.5.2　分布式电路法162

7.6　PDN集总分析技术163

7.6.1　去耦电容器的频率特性163

7.6.2　PDN集总分析165

7.7　PDN设计专题讨论168

7.7.1　PDN去耦设计的不同途径168

7.7.2　去耦电容器的位置设计169

7.7.3　材料及厚度对性能的影响169

7.8　PDN中的DC-DC稳压器171

7.8.1　DC-DC稳压器指标参数171

7.8.2　线性稳压器172

7.8.3　开关稳压器173

7.8.4　DC-DC稳压器的选用173

7.8.5　1.5V设计示例：Cyclone EPC12 FPGA174

7.8.6　电源／地平面版图设计176

参考文献177

第8章　高速PDN频域分析与设计179

8.1　引言179

8.2　平面PDN的特性179

8.2.1　PDN的叠加阻抗179

8.2.2　PDN的全局和本地特性180

8.3　多输入叠加阻抗181

8.3.1　多输入叠加阻抗的定义181

8.3.2　多输入叠加阻抗的计算182

8.3.3　示例分析183

8.4　多输入自阻抗184

8.4.1　多输入自阻抗的定义184

8.4.2　多输入自阻抗的计算185

8.4.3　示例分析185

8.4.4　去耦平面PDN的多输入自阻抗187

8.5　多输入阻抗能准确表征PDN188

8.6　基于多输入阻抗的PDN分析与设计189

8.6.1　基于多输入阻抗的分析方法189

8.6.2　示例讨论190

8.7　时域仿真验证192

8.7.1　SPICE和FDTD时域验证192

8.7.2　实验测量验证194

8.8　小结195

参考文献195

第9章　高速PDN时域分析与设计197

9.1　引言197

9.2　去耦电容器网络的时间有限响应197

9.2.1　去耦网络的瞬态响应197

9.2.2　去耦网络的目标去耦时间199

9.3　PDN串联电感导致功率传输延迟201

9.3.1　功率传输延迟的估算201

9.3.2　功率传输延迟的验证203

9.4　去耦电容器的时域表征及设计204

9.4.1　△V时常数的定义204

9.4.2　串联电感／电阻、电容及噪声容限对△V时常数的影响205

9.4.3　去耦网络设计原理206

9.4.4　去耦电容器数目计算207

9.5　基于功率传输的高速PDN去耦网络设计208

9.5.1　去耦网络集总假设成立208

9.5.2　△V时常数的验证208

9.5.3　复杂PDN的设计209

9.5.4　最快去耦电容器的选择211

9.5.5　去耦电容器摆放位置的分析212

9.6　与目标阻抗法的比较212

9.6.1　功率传输法所得的PDN输入阻抗212

9.6.2 目标阻抗法、功率传输法与电源噪声的关系214

9.6.3　功率传输法的优点214

9.7　设计验证215

9.7.1　FDTD全波验证215

9.7.2　实验测量验证217

9.8　小结217

参考文献218

第10章　PDN噪声耦合管理与抑制219

10.1　PDN噪声管理概述219

10.2　器件与电源噪声220

10.2.1　器件的选择220

10.2.2　面向器件的PDN设计220

10.3　为信号路径设计低阻抗的紧邻返回路径221

10.3.1　减少返回路径不连续221

10.3.2　避免返回路径重叠223

10.3.3　适当分配信号引脚和地引脚223

10.4　切断电源噪声的传播路径225

10.4.1　源端抑制噪声225

10.4.2　在传播途中抑制噪声226

10.4.3　在敏感区域抑制噪声226

10.5　电源／地平面噪声管理227

10.5.1　去耦电容器227

10.5.2　短路孔229

10.5.3　平面分割230

10.5.4　网络隔离231

10.6　小结232

参考文献232

第三部分　电磁完整性236

第11章　电磁完整性设计基础236

11.1　EMC设计必不可少236

11.2　数字电路设计中的EMC——电磁完整性237

11.3　EMI与SI、PI的关系237

11.4　电流回路的辐射238

11.4.1　差分电流辐射238

11.4.2　共模电流辐射239

11.5　PCB中主导EMI的互连结构240

11.5.1　高速信号与互连240

11.5.2　外层信号回路241

11.5.3　互连阻抗不匹配241

11.5.4　电源／地平面谐振腔241

11.5.5　非理想电流回路242

11.6　接“地”之“迷”242

11.6.1　返回路径不是简单的“地”243

11.6.2　不同“地”的含义243

11.6.3　“地”并非电流槽245

11.6.4　PCB参考的连接策略245

11.7　EMI设计要点246

11.8　小结246

参考文献246

第12章 高速PCB的EMI设计247

12.1　数字器件的选择与电路设计247

12.1.1　数字器件选择要点247

12.1.2　电路设计要点247

12.2　电磁屏蔽与滤波设计248

12.2.1 电磁屏蔽248

12.2.2　滤波249

12.3　参考平面的分析与设计250

12.3.1　参考平面的作用250

12.3.2　参考平面的设计251

12.3.3　元器件的连接与安装252

12.3.4　参考平面的谐振253

12.3.5　边缘辐射254

12.3.6　过孔设计256

12.3.7　平面分割257

12.4　PDN电源／地去耦设计258

12.4.1　概述258

12.4.2　分立去耦258

12.4.3　平面对去耦263

12.5　匹配传输线设计266

12.5.1　传输线及匹配266

12.5.2　传输线布线与连接器设计270

12.5.3　差分对271

12.6　PCB叠层设计274

12.6.1　减小走线／元器件到平面的间距274

12.6.2　铜平衡275

12.6.3　单层PCB275

12.6.4　两层PCB276

12.6.5　四层PCB276

12.6.6　六层PCB277

12.6.7　八层PCB278

12.6.8　PCB层数设计278

参考文献279

附录A．高速信令简介280

A.1　GTL280

A.1.1　BTL280

A.1.2　GTL281

A.1.3　GTLP282

A.1.4　AGTL＋和GTL＋283

A.1.5 GTL小结284

A.2 LVDS285

A.2.1 LVDS标准285

A.2.2 LVDS定义286

A.2.3 LVDS配置287

A.2.4 PCB走线288

A.2.5 LVDS总结289

A.2.6 BLVDS类289

A.2.7 LVDM291

A.2.8 M-LVDS291

A.3 HSTL293

A.3.1 HSTL标准293

A.3.2 HSTL供电电压与逻辑电平294

A.3.3 HSTL输出缓冲器类型295

A.4 SSTL297

A.4.1 SSTL标准297

A.4.2 SSTL_3298

A.4.3 SSTL_2300

A.4.4 SSTL_18301

A.5 ECL302

A.6 CML305

参考文献307

附录B 电源完整性分析典型示例308

B.1 电源／地平面谐振分析（SiWave）308

B.2 电源／地平面噪声模拟（Speed2000）315

B.3 电源／地平面分割分析（HFSS）324

B.4 缺陷电源／地平面参数分析（Q3D Extractor）336

参考文献342

附录C 技术要点汇总343