HyperLynx仿真与PCB设计2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

HyperLynx仿真与PCB设计PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

目录1

丛书序1

前言1

第1章　神秘的高速电路，哪些设计需要仿真？1

1.1　电子设计基础2

1.2　高速设计带来的问题及设计流程剖析3

第2章　传输线理论基础5

2.1　PCB上的传输线结构5

2.2　波形传输6

2.3　传输线参数6

2 3 1　特性阻抗8

2 3 2　传播速度、传播时间和传播距离10

2 3.3　SPICE仿真的等效电路模型11

2 4 1　初始波13

2.4　发射初始波和传输线反射13

2 4 2　多次反射14

2 4 3　上升沿时间对反射的影响19

2 4 4　电抗性负载的反射20

2 4 5　消除反射的端接方案23

2.5　附例25

2 5 1　问题25

2 5 2　目标25

2 5 3　计算PCB的垂直截面几何结构26

2.5 4　计算传播延迟27

2 5 5　确定接收器端看到的波形形状27

2.5 6　建立等效电路28

第3章　串扰30

3.1　互感和互容30

3.2　电感和电容矩阵31

3.3　场仿真器32

3.4　串扰引起的噪声33

3.5　使用等效电路模型仿真串扰37

3.6　串扰引起的传输时延和信号完整性的变化38

3 6.1　开关状态对传输线性能的影响38

3.6 2　使用单导线等效模型来仿真多导线系统中的传输线43

3.7　串扰引起参数变化的趋势45

3.8　共模与差模传输线的匹配47

3 8 1　Pl型匹配网络47

3 8 2　T型匹配网络48

3.9　如何减小串扰49

3.10　附例50

第4章 HyperLynx的LineSim仿真介绍54

4.1　用LineSim进行仿真工作的基本方法54

4 1.1　建立一个新的信号完整性原理图54

4 1.2　激活传输线线段55

4.1 3　输入传输线的具体性能参数57

4 1.4　添加IC元器件并选择仿真模型57

4 1 5　激活无源元器件并输入具体数值60

4 1.6　打开示波器并设置仿真参数61

4 1.7　运行仿真63

4 1.8　观察仿真结果并测量电压和时序63

4 1 9　将仿真结果输出到文档64

4.2　进入信号完整性原理图64

4 2 1　什么是信号完整性原理图64

4 2 2　关于仿真文件的管理66

4.2 3　LineSim原理图界面的使用66

4.3　在LineSim中对传输线进行设置67

4 3.1　传输线模型67

4 3.2　LineSim中叠层的设置68

4 3.3　为传输线选择适当的模型69

4.4　在LineSim中模拟IC元器件70

4 4 1　仿真模型库的建立71

4 4 2　为元器件选择仿真模型71

4 4 3　设置电源电压73

4.5　在LineSim中进行串扰仿真74

4 5 1　在LineSim原理图中建立耦合区域74

4 5 2　开始进行串扰仿真77

第5章　HyperLynX的BoardSim仿真介绍79

5.1　用BoardSim进行后仿真工作的快速入门79

5 1 1　仿真单板的步骤79

5 1 2　如何用BoardSim开始仿真79

5 1 3　在BoardSim中编辑叠层和线宽81

5 1 4　编辑元器件的标识映射82

5 1 5　设置电源网络85

5 1 6　观察电路板并选择要仿真的网络86

5 1 7　IC元器件自动选择模型90

5 1 8　设置无源元器件的数值和封装93

5 1 9　仿真并处理仿真结果97

5.2　BoardSim的进一步介绍97

5 2 1　BoardSim保存的信息97

5 2 2　用Board Wizard进行快速整板分析99

5 2 3　用Board Wizard进行详细分析103

5 2 4　用曼哈顿布线进行仿真分析108

5.3　BoardSim中的串扰仿真110

5 3 1　交互式串扰仿真111

5 3 2　对整块PCB作出串扰强度报告113

5.3 3　运行Field Solver115

5 3 4　运行详细的批模式串扰仿真116

5.4　在设计中分析多块板卡116

5 4 3　对互连线进行建模117

5 4 1 准备阶段117

5 4.2　多板项目文件分析的局限性117

5 4 4　多板项目向导118

5 4 5　创建或编辑一个多板的项目文件121

5 4 6　打开多板项目文件123

第6章　怎样使用IBIS模型126

6.1　概述126

6.2　模型类型128

6.3 V/I数据128

6.3 1　接收器输入阻抗和匹配129

6.3 2　发送器输出阻抗和匹配129

6 3 3　波形、行为级模型和数据表查找模型130

6 3 4 V/I曲线的例子130

6 3.5　缩放V/I图并仿真137

6 4.2　C_comp141

6.4 V/I数据141

6 4 1 当一个驱动器在开关的时候，会有什么电现象发生呢？141

6.4.3　数据斜率144

6 4.4　改变斜率来观察仿真结果145

6 4.5 V/T曲线147

6 4 6 V/T曲线的优点：d V/dt的非线性147

6.4.7　V/T曲线的例子148

6 4.8　插入V/T曲线的非线性部分并观察仿真结果149

6 4 9 V/T曲线：一个实际的例子151

6.5　封装和寄生参数154

6 5.1　管脚连接与模型的安排154

6.5.2　管脚寄生参数154

6 5 3　管脚寄生参数的例子154

6 5 4　管脚寄生参数的仿真155

6.6　IBIS模型与板级仿真器的交互156

6.6.1　SPICE模型单元及其子电路157

6.6 2　时间和频率157

6.6 3　验证你的仿真器和IBIS模型157

6 6 4　差分技术：差分模型给出的结果是不同的162

第7章　串扰的仿真164

7.1　概述164

7.2　基本模型164

7.3　最初的结果169

7.4　耦合长度170

7.5　端接170

7.6　线间距与到平面层的高度172

7.7　更加典型的驱动173

7.8　耦合长度的影响175

7.9 采用晶振式波形驱动175

7.10　部分长度耦合176

7.11　小结177

第8章　调整信号走线179

8.1　为什么要进行走线调整179

8.2　走线怎样调整180

8.3　需要多长的PCB走线182

8.4　错误的来源183

8.5　走线形状的影响186

8.6　差分对的特殊例子186

第9章　有损传输线188

9.1　概述188

9.2　有损传输线带来的问题188

9.3　传输线为什么会有损耗189

9.4　有损传输线仿真190

9.5　有损传输线对信号质量的影响191

9.6　睁开你的眼睛192

9.7　小结194

9.8　使用有损传输线模型进行仿真195

第10章　差分线和阻抗197

10.1　差分信号理论基础197

10.2　设计规则200

10 2 1　差分线要等长200

10 2 2　将差分对走线尽可能走得近一些201

10 2 3　差分阻抗需要重新计算202

10 2 4　差分线对之间的距离应该保持恒定203

10.3　差分线的仿真203

10.4　计算差分阻抗205

11.2　微带线环境206

11.3　电磁场206

11.1　信号传输速度206

第11章　微带线传输比我们想象得要慢206

11.4　可供选择的方法207

11.5　介电常数的角色208

11.6　微带线的计算209

11.7　寻找更好的公式211

11.8　模型验证211

11.9　小结212

第12章　使用HyperLynx进行时序调整213

12.1　概述213

12.2　时序修正213

第13章　使用IBIS模型进行时序分析216

13.1　概述216

13.2　建立一个参考点216

13.3　理解测试平台218

13 3.1　测试平台负载调整218

13 3 2　在实际的电路板上使用数据手册时序219

13.4　参考电压220

13 4.1　理解在测试平台和实际板上测量的Vref221

13.4 2　诠释数据手册的参考电压222

13.5　噪声容限222

13.6　IBIS计算方法223

13 6.1　SDRAM的输入建立时间223

13.6.2　SDRAM的输入保持时间225

13.6.3 DSP的输入建立时间226

13.6.4 DSP的输入保持时间227

13.7 交流时序分析过程228

13.7 1 收集信息228

13 7.2 IBIS模型与分析228

13.7 3 计算230

13.8 小结231

14.1　概述233

第14章　DSLAM的应用——信号完整性和时序仿真233

14.2　模型235

14.2 1 IBIS和SBGA模型235

14 2.2 PCB叠层238

14 2 3 FR4材料238

14.3　传输线测试238

14 3 1　数据线仿真239

14 3 2　时钟线仿真241

14 3.3　串行端接和并行端接242

14 3 4　测试点与沿的变形243

14.4　总线仿真244

14 4 1　总线复杂性244

14 4 2　ATLAS和APEX芯片的L/O驱动能力评估245

14 4 3　DUPLEX/VORTEX/ATLAS IN-LINE总线配置方式246

14 4 4　UTOPIA和ANY-PHY总线OFFSET方式放置251

14 4 5　UTOPIA和ANY-PHY单总线OFFSET配置253

14 4 6　多分支总线方式仿真254

14 4 7　APEX到ANY-PHY总线仿真254

14 4 8　时钟网络仿真257

14.5　从数据手册中提取时序260

14 5 1　VORTEX芯片的建立和保持时间261

14 5 2　APEX的I/O驱动器262

14.5 3 pc3b04/pc3t04信号可用窗口校正264

14.6 APEX和RAM的接口仿真265

14 6 1　元器件放置举例265

14 6.2 APEX和RAM接口的总线配置方式举例265

14.6 3 时钟信号到APEX和RAM的仿真267

14.6 4 APEX与SSRAM的接口267

14 6 5 APEX和SSRAM时序270

14 6 6 APEX和SDRAM的接口277

14.7 ATLAS和APEX芯片的UTOPIAL2以及ANY-PHY总线时序280

14 7 1 ATLAS时序校正280

14 7 2 UTOPIA L2时序（偏移方式放置）280

14 7.3 偏移方式放置的时钟延迟时序282

14.7 4 APEX芯片时序284

14.8 VORTEX芯片仿真小结287

14.8 1 仿真工具287

14 8.2 IN-LINE放置方式287

14 8 3 偏移放置方式290

14 8 4 APEX-RAM接口291

14 8 5 时钟信号完整性291

14.8 6 总线时序292

14.9 小结292

参考文献293