基于Quartus II的FPGA/CPLD设计2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

基于Quartus II的FPGA/CPLD设计PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 可编程器件及EDA工具概述1

1.1可编程器件及其特征1

1.1.1CPLD1

1.1.2FPGA2

1.2EDA技术简介及开发软件4

1.2.1EDA技术4

1.2.2开发软件5

1.3小结6

第2章 QuartusⅡ软件简介7

2.1QuartusⅡ概述7

2.2设计软件9

2.3QuartusⅡ系统特点总览10

2.4QuartusⅡ系统配置与安装12

2.5QuartusⅡ集成工具及其基本功能17

2.6小结18

3.1QuartusⅡ软件的应用概述19

第3章 QuartusⅡ设计指南19

3.2创建QuartusⅡ工程20

3.3多种设计输入方式23

3.3.1文本编辑——ALDL,VHDL,VerilogHDL23

3.3.2图形设计输入24

3.4建立文本编辑文件35

3.5设计综合38

3.6引脚分配39

3.7仿真验证42

3.8时序分析49

3.8.1时序分析基本参数49

3.8.2指定时序要求49

3.8.3完成时序分析54

3.8.4查看时序分析结果55

3.9编程和配置55

3.10SignalTapⅡ逻辑分析仪的使用59

3.10.1在设计中建立SignalTapⅡ逻辑分析仪59

3.10.2利用MegaWizardPlug-InManager建立SignalTapⅡ逻辑分析仪64

3.10.3SignalTapⅡ逻辑分析仪的器件编程67

3.10.4查看SignalTapⅡ采样数据68

3.11实例一个带清零和计数使能功能的模可变计数器设计68

第4章 硬件描述语言（HDL）简介73

4.1HDL发展73

4.2几种具有代表性的HDL语言74

4.2.1VHDL74

4.2.2VerilogHDL74

4.3各种HDL语言的体系结构和设计方法75

4.3.1SystemC75

4.2.3Superlog75

4.2.4SystemC75

4.3.2Superlog76

4.3.3Verilog和VHDL在各方面的比较76

4.4目前可取的可行策略和方式78

4.5未来发展和技术方向78

4.7特点79

4.6国内发展的战略选择79

4.8VHDL设计流程81

4.9小结81

第5章 VHDL程序的基本结构82

5.1实体83

5.2构造体及其子结构描述87

5.2.1构造体87

5.2.2VHDL子结构描述90

5.3库与包集合及配置101

5.3.1库（Library）101

5.3.2包集合（Package）103

5.3.3配置（Configuration）104

5.4小结106

第6章 用QuartusⅡ设计常用电路107

6.1组合逻辑电路设计107

6.1.1用VHDL描述的译码器107

6.1.2用VHDL描述的编码器115

6.1.3乘法器117

6.2时序逻辑电路设计121

6.2.1D触发器（DFF）121

6.2.2寄存器和锁存器123

6.2.3分频器126

6.3存储器设计132

6.3.1ROM只读存储器132

6.3.2随机存储器RAM133

6.3.3FIFO135

6.4有限状态机137

6.4.1有限状态机的描述137

6.4.2状态机的应用设计举例——空调控制系统有限状态140

6.5基于QuartusⅡ的其他设计示例143

6.5.1双向数据总线——利用三态门构造143

6.5.2锁相环路（PLL）146

6.6小结152

7.1实例一按键去抖动设计154

第7章 基于QuartusⅡ的数字电路系统设计154

7.2实例二单片机和FPGA接口逻辑设计158

7.3实例三交通控制灯160

7.3.1设计要求160

7.3.2设计说明161

7.3.3设计模块161

7.4实例四数字秒表的设计167

7.4.1设计要求（秒表的功能描述）167

7.4.2模块功能划分168

7.4.3设计实现、仿真波形和说明170

7.4.4秒表显示模块172

7.5实例五闹钟系统的设计173

7.5.1闹钟系统的设计要求及设计思路173

7.5.2闹钟系统的译码器的设计179

7.5.3闹钟系统的移位寄存器的设计180

7.5.4闹钟系统的闹钟寄存器和时间计数器的设计181

7.5.5闹钟系统的显示驱动器的设计184

7.5.6闹钟系统的分频器的设计185

7.5.7闹钟系统的整体组装186

7.6实例六数字密码锁设计188

7.6.1设计要求189

7.6.2输入、输出端口描述189

7.6.3模块划分189

7.6.4设计VHDL源程序190

7.7.2顶层设计193

7.7.1设计说明193

7.7实例七数字出租车计费器设计193

7.7.3功能子模块设计194

7.8实例八IIC总线通信接口200

7.8.1设计说明200

7.8.2VHDL设计源程序202

7.8.3时序仿真结果及说明207

8.1.28051总体结构和设计文件说明209

8.1.1主要设计特色209

8.1MC8051单片机电路设计概述209

第8章 MC8051单片机设计209

8.1.3各个模块说明212

8.2MC8051程序包215

8.3MC8051内核的设计216

8.4定时计数器模块219

8.5串口模块225

8.6控制模块237

8.7算术逻辑模块240

8.8小结242

附录243

附录A VHDL快速查阅243

A-1保留字243

A-2VHDL语法参考243

附录B 标准逻辑包（StandardLogicPackage）249

附录C VHDL学习资源279

参考文献281