电子系统测试原理2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

电子系统测试原理PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

前言1

第Ⅰ部分 设计与测试1

第1章 测试综述1

1.1 可靠性与测试1

1.2 设计过程1

译者序1

1.3.2 时间模拟4

1.4 测试4

1.3.1 功能模拟4

1.3 验证4

1.5 故障及其检测6

1.6 测试码生成7

1.7 故障覆盖率8

1.8 测试类型8

1.8.1 穷举测试8

1.8.2 伪穷举测试8

1.8.3 伪随机测试9

1.8.4 确定性测试9

1.9 测试应用9

1.9.2 自动测试仪器10

1.9.1 在线测试与离线测试10

1.9.3 片上测试与片外测试11

1.10 易测试性设计11

1.10.1 可控性12

1.10.2 可观察性12

1.11 测试经济12

1.11.1 收益和缺陷级13

1.11.2 故障覆盖率和缺陷级别13

1.12 进一步研究14

参考文献15

习题16

第2章 缺陷、失效和故障18

2.1 简介18

2.2 物理缺陷19

2.2.1 材料过多和缺失20

2.2.2 氧化物断裂20

2.2.3 电迁移20

2.3 故障模式21

2.3.1 开路21

2.3.2 短路21

2.5 固定型故障22

2.5.1 单固定型故障22

2.4 故障22

2.5.2 多固定故障24

2.6 故障列表24

2.6.1 等价关系24

2.6.2 支配关系25

2.6.3 故障精简25

2.7 桥接故障26

2.8 短路和开路故障28

2.8.1 NMOS电路29

2.8.2 CMOS电路29

2.9 时延故障32

2.10 暂时失效33

2.10.1 瞬时故障33

2.10.2 间歇故障34

2.11 噪声失效34

参考文献35

习题38

第3章 设计表示39

3.1 抽象级39

3.2 数学方程41

3.2.1 开关函数41

3.2.2 布尔差分42

3.2.3 有限状态机43

3.2.4 晶体管级表示43

3.3 列表格式45

3.3.1 真值表45

3.3.2 状态表45

3.4 图形表示46

3.5 图47

3.6 二叉判断图49

3.7 网表51

3.8.1 Verilog语言52

3.8 硬件描述语言52

3.8.2 VHDL语言54

参考文献54

习题55

第4章 VLSI设计流程57

4.1 简介57

4.2 CAD工具57

4.3 算法58

4.4 综合59

4.4.1 行为综合62

4.4.2 逻辑综合62

4.5 设计方法63

4.6 半定制设计64

4.6.1 标准单元设计64

4.6.2 掩模可编程门阵列65

4.6.3 可编程设备65

4.7 物理设计67

4.7.1 平面布局67

5.7.1 故障覆盖率69

4.7.2 布局69

4.7.3 布线70

4.7.4 反标72

参考文献73

习题74

第Ⅱ部分 测试流程77

第5章 测试中模拟的角色77

5.1 简介77

5.2 大型设计的模拟78

5.2.1 测试平台78

5.2.2 基于设计周期的模拟79

5.3 逻辑模拟79

5.4 模拟方法79

5.4.1 编译模拟79

5.4.2 事件驱动模拟80

5.5 时间模型81

5.5.2 混合级模拟83

5.6 故障模拟83

5.5.1 静态时间分析83

5.6.1 并行故障模拟84

5.6.2 演绎故障模拟85

5.6.3 并发故障模拟87

5.7 故障模拟结果89

5.7.2 故障字典90

习题91

参考文献91

第6章 自动测试码生成93

6.1 简介93

6.2 术语和符号93

6.2.1 基本操作93

6.2.2 逻辑和集合操作94

6.2.3 故障列表95

6.3 D算法96

6.3.1 内部节点情况97

6.3.2 原始输入情况98

6.4 临界路径99

6.3.3 原始输出情况99

6.3.4 选择策略99

6.5 回溯和扇出重汇聚101

6.6 PODEM101

6.7 其他算法105

6.7.1 FAN算法105

6.7.2 SOCRATES105

6.8 时序电路测试105

6.8.1 功能测试106

6.8.2 确定性测试码生成109

参考文献112

习题114

第7章 电流测试116

7.1 简介116

7.2 基本概念117

7.3 无故障电流119

7.3.1 转换与静止电流119

7.3.2 转换时延120

7.4 电流感应技术121

7.4.1 片外测量121

7.4.2 片上测量122

7.5 故障检测123

7.5.1 泄漏故障124

7.5.2 桥接故障125

7.5.3 固定开路故障125

7.5.4 时延故障126

7.6 测试码生成127

7.6.1 基于开关级模型127

7.6.2 基于泄露模型故障128

7.7 深亚微级技术的影响128

参考文献130

习题132

第Ⅲ部分 易测试性设计133

第8章 专用技术133

8.1 简介133

8.2 DFT的内容133

8.2.1 测试码产生及应用133

8.2.2 当前大规模集成电路特性134

8.3 易测试性分析135

8.4 初始化及测试点138

8.4.1 初始化138

8.4.2 观测点138

8.4.3 控制点139

8.5 易测试性划分140

8.6 易测试的电路145

8.6.1 C易测试性146

8.6.2 扩充测试149

参考文献150

习题151

第9章 路径扫描设计153

9.1 简介153

9.2 路径扫描设计153

9.3 测试码产生154

9.4 测试码应用155

9.4.1 测试触发器156

9.4.2 测试电路的组合部分156

9.5 路径扫描设计的例子156

9.6 存储设备158

9.6.1 两端口触发器158

9.6.2 时钟门锁159

9.7 扫描结构160

9.7.1 级敏扫描设计160

9.7.2 扫描集结构161

9.9.1 额外区域与引脚162

9.9 路径扫描设计的代价162

9.8 多级扫描链162

9.9.2 性能163

9.9.3 测试时间163

9.9.4 热消耗163

9.10 部分扫描测试163

9.10.1 定义165

9.10.2 选择扫描触发器165

9.10.3 测试应用166

9.11 调整扫描链上的触发器166

9.11.1 最优化测试应用166

9.11.2 最优化连接线168

参考文献169

习题170

第10章 边界扫描测试172

10.1 简介172

10.2 传统电路板测试172

10.3 边界扫描体系结构174

10.4 测试访问端口175

10.5 寄存器176

10.5.1 边界扫描单元176

10.5.3 边界扫描寄存器177

10.5.2 旁通寄存器177

10.5.4 指令寄存器178

10.5.5 设备识别寄存器178

10.6 TAP控制器178

10.6.1 控制器状态178

10.6.2 指令集180

10.7 操作模式181

10.7.1 正常操作182

10.7.2 测试模式操作182

10.10 进一步研究184

10.9 边界扫描设计的代价184

10.8 边界扫描语言184

10.7.3 测试边界扫描寄存器184

参考文献185

习题185

第11章 内建自测试186

11.1 简介186

11.2 伪随机测试码生成187

11.2.1 线性反馈移位寄存器187

11.2.2 LFSR结构188

11.2.3 LFSR的数学理论基础189

11.3.2 1-计数194

11.3 响应压缩194

11.3.1 奇偶测试194

11.3.3 转换计数195

11.3.4 特征分析196

11.3.5 空间压缩199

11.4 抗随机码故障201

11.5 BIST结构202

11.5.1 BIST结构202

11.5.2 自主测试202

11.5.3 循环BIST203

11.5.4 BILBO204

11.5.5 随机测试槽205

11.5.6 STUMPS206

参考文献208

习题209

第Ⅳ部分 特殊结构211

第12章 存储器测试211

12.1 动机211

12.2 存储器模型211

12.2.1 功能模型211

12.2.3 RAM组织213

12.2.2 存储器单元213

12.3 缺陷和故障模型214

12.3.1 缺陷214

12.3.2 阵列故障模型214

12.3.3 外围逻辑217

12.4 存储器测试类型217

12.4.1 规格测试218

12.4.2 特性测试218

12.4.3 功能测试218

12.5 功能测试方案219

12.4.4 电流测试219

12.5.1 MSCAN220

12.5.2 GALPAT算法220

12.5.3 算法测试序列220

12.5.4 步进码序列221

12.5.5 棋盘测试222

12.6 存储器BIST223

12.7 存储器诊断与维修225

参考文献225

习题226

13.1 简介228

13.2 FPGA228

第13章 FPGA与微处理器的测试228

13.2.1 结构229

13.2.2 可编程能力231

13.3 FPGA的易测试性232

13.3.1 缺陷与故障232

13.3.2 FPGA测试方法233

13.4 基于RAM的FPGA的测试233

13.4.1 功能测试233

13.4.2 IDDO测试235

13.4.3 BIST236

13.5 微处理器238

13.4.4 诊断测试238

13.5.1 微处理器模型239

13.5.2 微处理器验证240

13.6 微处理器的测试241

13.6.1 指令集的验证242

13.6.2 数据路径的测试242

13.7 现代微处理器中的DFT特性244

13.7.1 SUN公司处理器的测试244

13.7.2 Alpha 21164处理器的测试245

13.7.3 Intel Pentium Pro的测试245

13.7.5 IBM S/390的测试247

13.7.4 AMD K6的测试247

13.7.6 惠普PA8500的测试248

参考文献248

习题251

第Ⅴ部分 高级论题253

第14章 易测试性综合253

14.1 简介253

14.2 易测试性相关内容253

14.3 综合回顾254

14.4 高级综合254

14.4.1 模型编译255

14.4.2 转化257

14.4.3 调度257

14.4.4 分配和绑定259

14.5 测试综合方法260

14.5.1 划分261

14.5.2 可控制性和可观察性262

14.5.3 反馈回路263

14.5.4 路径扫描264

14.5.5 BIST插入265

参考文献268

习题269

15.1 简介271

15.2 核的分类271

第15章 SOC测试271

15.3 设计与测试流程272

15.4 内核测试需求273

15.5 测试体系结构的概念274

15.5.1 测试数据的源和接受器275

15.5.2 测试访问机制275

15.5.3 内核测试包装276

15.6.1 直接访问测试方案277

15.6 测试策略277

15.6.2 应用边界扫描279

15.6.3 路径扫描的使用280

15.7 进一步研究284

15.7.1 虚拟插座接口联盟284

15.7.2 IEEE P1500标准284

参考文献285

习题286

附录A 参考书目287

附录B 缩写词表292