EDA技术实用教程2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

EDA技术实用教程PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 概述1

1.1 EDA技术及其发展1

目录1

1.2 EDA技术实现目标3

1.3 硬件描述语言VHDL4

1.4 VHDL综合5

1.5 基于VHDL的自顶向下设计方法7

1.6 EDA与传统电子设计方法的比较10

1.7 EDA的发展趋势14

习题15

第2章 EDA设计流程及其工具16

2.1 FPGA/CPLD设计流程16

2.1.1 设计输入（原理图／HDL文本编辑）16

2.1.3 适配18

2.1.4 时序仿真与功能仿真18

2.1.2 综合18

2.1.5 编程下载19

2.1.6 硬件测试19

2.2 ASIC及其设计流程20

2.2.1 ASIC设计方法20

2.2.2 一般ASIC设计的流程22

2.3 常用EDA工具23

2.3.1 设计输入编辑器24

2.3.2 HDL综合器24

2.3.3 仿真器25

2.3.4 适配器（布局布线器）26

2.3.5 下载器（编程器）27

2.4 MAX＋plusⅡ概述27

2.5 IP核29

习题31

3.1 概述32

第3章 FPGA/CPLD结构与应用32

3.1.1 可编程逻辑器件的发展历程33

3.1.2 可编程逻辑器件的分类33

3.2 简单PLD原理34

3.2.1 电路符号表示35

3.2.2 PROM36

3.2.3 PLA38

3.2.4 PAL39

3.2.5 GAL40

3.3 CPLD结构与工作原理43

3.4 FPGA结构与工作原理47

3.4.1 查找表48

3.4.2 FLEX10K系列器件48

3.5 FPGA/CPLD测试技术53

3.5.1 内部逻辑测试53

3.5.2 JTAG边界扫描测试54

3.6 FPGA/CPLD产品概述58

3.6.1 Lattice公司CPLD器件系列58

3.6.2 Xilinx公司的FPGA和CPLD器件系列59

3.6.3 Altera公司FPGA和CPLD器件系列61

3.6.4 Altera公司的FPGA配置方式与器件系列63

3.7 CPLD和FPGA的编程与配置64

3.7.1 CPLD的ISP方式编程65

3.7.2 使用PC并行口配置FPGA66

3.7.3 用专用配置器件配置FPGA68

3.7.4 使用单片机配置FPGA70

习题72

实验72

第4章 原理图输入设计方法73

4.1 1位全加器设计向导73

4.1.1 基本设计步骤74

4.1.3 补充说明83

4.1.2 设计流程归纳83

4.2.2 位十进制数字频率计设计84

4.2.1 设计有时钟使能的两位十进制计数器84

4.2.2 频率计主结构电路设计86

4.2.3 测频时序控制电路设计87

4.2.4 频率计顶层电路设计88

4.2.5 设计项目的其他信息和资源配置89

4.3 参数可设置LPM兆功能块92

4.3.1 基于LPM_COUNTER的数控分频器设计92

4.3.2 基于LPM_ROM的4位乘法器设计94

4.4 波形输入设计方法96

习题98

实验99

5.1.1 2选1多路选择器的VHDL描述101

第5章 VHDL设计初步101

5.1 多路选择器VHDL描述101

5.1.2 VHDL相关语句说明103

5.1.3 VHDL设计的基本概念和语句小节108

5.2 寄存器描述及其VHDL语言现象108

5.2.1 D触发器的VHDL描述108

5.2.2 D触发器VHDL描述的语言现象说明109

5.2.3 实现时序电路的VHDL不同表达方式113

5.2.4 异步时序电路设计116

5.2.5 VHDL设计基本概念和语言现象小节117

5.3 1位二进制全加器的VHDL设计117

5.3.1 半加器描述和CASE语句118

5.3.2 全加器描述和例化语句122

5.4 VHDL文本输入设计方法初步123

5.4.1 编辑输入并保存VHDL源文件123

5.4.2 将当前设计设定为工程124

5.4.3 选择VHDL文本编译版本号和排错125

5.4.4 时序仿真126

5.4.5 硬件测试127

习题127

实验128

第6章 VHDL设计进阶131

6.1 4位加法计数器的VHDL描述131

6.1.1 4位加法计数器131

6.1.2 整数、自然数和正整数数据类型132

6.1.3 4位加法计数器的另一种表达方式133

6.2 不同工作方式的时序电路设计135

6.2.1 相关语法135

6.2.2 带有复位和时钟使能的10进制计数器136

6.2.3 带有并行置位的移位寄存器138

6.3 数据对象DATA OBJECTS139

6.3.2 变量（VARIABLE）140

6.3.1 常数（CONSTANT）140

6.3.3 信号（SIGNAL）141

6.3.4 进程中的信号与变量赋值语句142

6.4 双向电路和三态控制电路设计148

6.4.1 三态门设计148

6.4.2 双向端口设计149

6.4.3 三态总线电路设计151

6.4.4 顺序条件语句IF语句153

6.5 进程语句结构156

6.5.1 进程语句格式156

6.5.2 PROCESS组成157

6.5.3 进程要点157

6.6 仿真延时160

6.6.1 固有延时160

6.6.3 仿真δ161

6.6.2 传输延时161

习题162

实验163

第7章 有限状态机设计170

7.1 一般有限状态机的设计170

7.1.1 用户自定义数据类型定义语句170

7.1.2 为什么要使用状态机172

7.1.3 一般有限状态机的设计173

7.2 Moore型有限状态机的设计176

7.2.1 三进程有限状态机177

7.2.2 单进程Moore型有限状态机181

7.3 Mealy型有限状态机的设计183

7.4 状态编码186

7.4.1 状态位直接输出型编码186

7.4.2 顺序编码188

7.5 状态机剩余状态处理189

7.4.3 一位热码编码（One-hot encoding）189

习题191

实验195

第8章 VHDL结构与要素198

8.1 实体198

8.1.1 实体语句结构198

8.1.2 GENERIC类属说明语句198

8.1.3 类属映射语句200

8.1.4 PORT（端口）说明201

8.2 结构体201

8.3 子程序（SUBPROGRAM）202

8.3.1 函数（FUNCTION）203

8.3.2 重载函数（OVERLOADED FUNCTION）205

8.3.3 过程（PROCEDURE）208

8.3.4 重载过程（OVERLOADED PROCEDURE）209

8.4.1 库的种类210

8.4 VHDL库210

8.4.2 库的用法211

8.5 VHDL程序包212

8.6 配置215

8.7 VHDL文字规则215

8.7.1 数字216

8.7.2 字符串216

8.7.3 标识符217

8.7.4 下标名217

8.8 数据类型218

8.8.1 VHDL的预定义数据类型218

8.8.2 IEEE预定义标准逻辑位与矢量220

8.8.3 其他预定义标准数据类型220

8.8.4 数组类型221

8.9.1 逻辑操作符224

8.9 VHDL操作符224

8.9.2 关系操作符227

8.9.3 算术操作符228

8.10 LPM的VHDL文本方式调用231

8.10.1 AD采样系统顶层电路设计231

8.10.2 编辑LPM_FIFO设计实体232

8.10.3 LPM_FIFO定制文件仿真测试235

8.10.4 AD_FIFO系统实现236

8.10.5 双口RAM定制237

习题238

实验239

第9章 VHDL基本语句246

9.1 顺序语句246

9.1.1 赋值语句246

9.1.3 CASE语句247

9.1.2 IF语句247

9.1.4 LOOP语句249

9.1.5 NEXT语句251

9.1.6 EXIT语句252

9.1.7 WAIT语句253

9.1.8 子程序调用语句256

9.1.9 返回语句（RETURN）258

9.1.10　空操作语句（NULL)259

9.2　VHDL并行语句259

9.2.1 并行信号赋值语句260

9.2.2　块语句结构（BLOCK）263

9.2.3 并行过程调用语句265

9.2.4　元件例化语句266

9.2.5　生成语句267

9.3 属性描述与定义语句271

习题274

实验276

第10章　设计优化和设计方法283

10.1　面积优化283

10.1.1 资源共享283

10.1.2　逻辑优化286

10.1.3 串行化287

10.2　速度优化289

10.2.1　流水线设计290

10.2.2　寄存器配平292

10.2.3　关键路径法293

10.3　使用MAX＋plusⅡ优化设计294

10.3.1 全局逻辑综合选项294

10.3.2 时间需求选项295

10.3.3　打包（Clique)298

10.3.4　局部逻辑综合选项300

10.3.5　Probe的使用302

10.4　其他设置304

10.4.1　Slow Slew Rate设置304

10.4.2　EPC系列配置器件设置与编程305

10.4.3　编程文件转换307

10.4.4　MAX＋plusⅡ在Windows 2000上的安装设置308

习题308

实验310

第11章 EDA工具软件接口313

11.1 EDA软件接口流程313

11.2 Synplify与MAX＋plusⅡ的接口314

11.3 Synplify与ispEXPERT Compiler的接口319

11.4 ModelSim与MAX＋plusⅡ的接口322

11.5 从MAX＋plusⅡ向QuartusⅡ转换329

实验330

习题330

第12章 电子系统设计实践331

12.1 等精度频率计设计331

12.1.1 主系统组成331

12.1.2 测频原理332

12.1.3 FPGA/CPLD开发的VHDL设计333

12.2 高速A/D采样控制设计336

12.3 VGA图像显示控制器设计339

12.4 直接数字合成器（DDS）设计341

12.5 使用IP Core设计FIR滤波器346

12.6 通用异步收发器（UART）设计351

习题357

实验357

附录 EDA实验开发系统使用介绍359

参考文献372