超大规模集成电路测试2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

超大规模集成电路测试PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 概述1

1.1 研究意义1

1.2 章节安排4

1.3 基本概念5

本章小结17

习题18

参考文献18

第2章 电路测试基础21

2.1 验证、模拟和测试21

2.1.1 验证21

2.1.2 生产测试21

2.1.3 可测性设计23

2.1.4 仿真23

2.1.5 验证与生产测试之比较25

2.2 故障及故障检测25

2.2.1 故障检测的基本原理25

2.2.2 测试图形生成26

2.3 缺陷、失效和故障27

2.3.1 物理缺陷29

2.3.2 失效方式30

2.3.3 故障31

2.3.4 故障、失效和缺陷的关系31

2.4 经典故障模型32

2.4.1 SSA故障32

2.4.2 MSA故障33

2.5 故障的等效、支配和故障冗余34

2.5.1 故障表34

2.5.2 故障等效35

2.5.3 故障支配36

2.5.4 故障表简化37

2.5.5 检查点38

2.5.6 故障冗余38

2.6 晶体管级故障模型39

2.6.1 桥接故障40

2.6.2 NMOS电路的短路与开路故障42

2.6.3 CMOS电路开路故障42

2.6.4 CMOS电路的恒定通与短路故障42

2.7 其他类型故障模型43

2.7.1 延迟故障43

2.7.2 暂时失效45

本章小结45

习题46

参考文献47

第3章 验证、模拟和仿真50

3.1 验证与模拟50

3.1.1 模拟的概念50

3.1.2 验证与模拟的方法51

3.1.3 验证方法54

3.2 基于Testbench的验证54

3.2.1 Testbench格式54

3.2.2 Testbench开发语言和工具55

3.2.3 Testbench举例55

3.3 逻辑模拟58

3.3.1 编译模拟58

3.3.2 事件驱动模拟59

3.3.3 延迟模型59

3.4 故障模拟60

3.4.1 并行故障模拟62

3.4.2 演绎故障模拟63

3.4.3 并发性故障模拟64

3.4.4 故障模型结果分析65

3.5 仿真66

3.5.1 基于阵列处理器的仿真66

3.5.2 基于FPGA的仿真66

3.6 基于ATPG工具的故障模拟68

3.6.1 实验工具和目的68

3.6.2 Tetramax的故障模拟流程68

3.6.3 脚本文件举例69

3.6.4 练习1——故障模拟70

3.6.5 练习2——ATPG工具参数设置70

本章小结71

习题71

参考文献72

第4章 自动测试生成73

4.1 简介73

4.2 代数法74

4.2.1 异或法74

4.2.2 布尔差分法76

4.3 路径敏化法78

4.3.1 确定性算法的基本过程79

4.3.2 路径敏化法举例80

4.4 D算法82

4.4.1 D算法关键术语82

4.4.2 D算法举例85

4.5 PODEM算法87

4.5.1 PODEM算法思路87

4.5.2 PODEM算法流程88

4.6 自动识别法89

4.6.1 时序电路的检查序列90

4.6.2 自动识别法的步骤和举例93

4.7 时序电路的确定性测试生成94

4.7.1 功能模型95

4.7.2 测试生成模型96

4.7.3 扩展的向后追踪算法97

4.7.4 扩展的向后追踪算法举例99

4.8 其他ATPG方法101

4.8.1 FAN算法101

4.8.2 SoCRATES算法102

4.8.3 FASTEST算法102

4.8.4 CONTEST算法103

本章小结103

习题103

参考文献105

第5章 专用可测性设计107

5.1 可测性分析107

5.1.1 可控性值108

5.1.2 可观性值111

5.1.3 SCOAP算法描述113

5.1.4 可测性度量的应用114

5.2 可测性的改善方法116

5.2.1 插入测试点116

5.2.2 电路分块118

5.2.3 电路分块方法举例119

5.3 测试图形简化121

5.3.1 测试图形简化规律121

5.3.2 测试图形简化规律应用122

5.4 容易测试的电路124

5.4.1 部分积乘法器的C可测性124

5.4.2 变长测试128

5.5 组合电路的可测性设计129

5.5.1 用Reed-Muller模式设计组合电路129

5.5.2 异或门插入法131

5.5.3 组合电路的其他可测性设计方法132

5.6 时序电路可测性设计中的问题133

5.6.1 时序电路的初始化设计问题133

5.6.2 时间延迟效应的最小化134

5.6.3 逻辑冗余问题136

5.6.4 避免设计中非法状态136

5.6.5 增加逻辑以控制振荡136

本章小结137

习题137

参考文献138

第6章 扫描设计141

6.1 扫描路径设计142

6.1.1 基本的扫描路径设计142

6.1.2 部分扫描设计143

6.1.3 隔离的串行扫描设计144

6.1.4 非串行的扫描设计145

6.2 扫描路径的测试方法145

6.2.1 组合电路部分的测试生成146

6.2.2 扫描触发器的测试图形146

6.2.3 测试施加147

6.2.4 扫描路径测试举例148

6.3 扫描单元的设计148

6.3.1 D锁存器148

6.3.2 双端口扫描单元149

6.3.3 电平敏感锁存器149

6.3.4 电平敏感扫描设计150

6.3.5 随机编址的扫描单元152

6.4 基于EDA工具的扫描综合［4～6］153

6.4.1 扫描综合流程153

6.4.2 扫描综合主要步骤153

6.4.3 扫描综合脚本文件举例154

6.5 测试综合后的自动测试生成156

6.5.1 DFT工具与ATPG工具的接口156

6.5.2 ATPG脚本文件156

6.5.3 STIL格式测试图形文件157

6.6 扫描路径设计成本分析157

6.6.1 I/O和性能开销157

6.6.2 门和面积开销157

6.6.3 测试时间159

6.6.4 延迟和功耗159

本章小结161

习题161

参考文献161

第7章 边界扫描法162

7.1 边界扫描法的基本结构162

7.2 测试存取通道及控制165

7.2.1 测试存取通道的信号165

7.2.2 TAP控制器166

7.2.3 TAP控制器的操作169

7.3 寄存器及指令171

7.3.1 指令寄存器171

7.3.2 测试数据寄存器172

7.3.3 指令176

7.4 操作方式180

7.4.1 正常操作180

7.4.2 测试方式操作180

7.4.3 测试边界扫描寄存器183

7.5 边界扫描描述语言183

7.5.1 主体183

7.5.2 BSDL描述器件举例194

本章小结196

习题196

参考文献197

第8章 随机测试和伪随机测试198

8.1 随机测试198

8.1.1 随机测试的概念198

8.1.2 故障检测率的估算200

8.1.3 测试图形长度的计算201

8.1.4 输入变量的优化202

8.2 伪随机序列205

8.2.1 同余伪随机序列205

8.2.2 反馈移位寄存器和异或门构成的伪随机序列生成电路205

8.3 LFSR的数学基础208

8.3.1 根据本原多项式优化伪随机序列发生电路208

8.3.2 LFSR的运算211

8.3.3 M序列的特性212

8.4 基本的伪随机测试序列生成电路213

8.4.1 外接型PRSG214

8.4.2 内接型PRSG214

8.4.3 混合连接型PRSG215

8.5 其他类型伪随机序列生成方法218

8.5.1 与M序列相关的序列的生成方法218

8.5.2 加权伪随机序列221

8.5.3 细胞自动机222

8.6 低功耗测试序列223

本章小结227

习题227

参考文献228

第9章 内建自测试231

9.1 内建自测试的概念231

9.1.1 内建自测试简介231

9.1.2 内建自测试的结构232

9.1.3 内建自测试的测试生成233

9.2 响应数据压缩234

9.2.1 奇偶测试235

9.2.2 “1”计数235

9.2.3 跳变次数压缩236

9.3 特征分析法237

9.3.1 特征分析原理237

9.3.2 串行输入特征寄存器241

9.3.3 多输入的特征分析241

9.4 内建自测试的结构245

9.4.1 内建自测试245

9.4.2 自动测试245

9.4.3 循环内建自测试246

9.4.4 内建逻辑块观测器246

9.4.5 随机测试组合块249

9.4.6 STUMPS250

本章小结250

习题251

参考文献253

第10章 电流测试254

10.1 IDDQ测试机理255

10.1.1 基本概念255

10.1.2 无故障电路的电流分析257

10.1.3 转换延迟258

10.2 IDDQ检测的缺陷及故障模型259

10.2.1 桥接259

10.2.2 栅氧260

10.2.3 开路故障261

10.2.4 泄漏故障263

10.2.5 延迟故障263

10.3 测试图形生成264

10.3.1 基于电路级模型的测试图形生成265

10.3.2 基于泄漏故障模型的测试图形生成266

10.4 IDDQ测试方法267

10.4.1 片外测试267

10.4.2 片内测试268

10.5 IDDQ测试的改进270

10.5.1 控制截止电流的措施270

10.5.2 △IDDQ271

本章小结272

习题273

参考文献274

第11章 存储器测试277

11.1 测试类型和模型278

11.1.1 性能测试和参数测试278

11.1.2 特征测试278

11.1.3 功能测试278

11.1.4 电流测试279

11.1.5 功能模型279

11.1.6 存储单元的表达方法279

11.2 缺陷和故障模型280

11.2.1 缺陷280

11.2.2 阵列故障模型280

11.2.3 周边逻辑284

11.3 存储器测试算法285

11.3.1 MSCAN算法285

11.3.2 GALPAT算法285

11.3.3 算法型测试序列286

11.3.4 Checkerboard测试287

11.3.5 Marching图形序列287

11.3.6 March测试的表达方法288

11.3.7 各种存储器测试算法的分析288

11.4 存储器测试方法291

11.4.1 存储器直接存取测试291

11.4.2 存储器内建自测试291

11.4.3 宏测试293

11.4.4 各种存储器测试方法比较294

11.5 存储器的冗余和修复294

本章小结295

习题295

参考文献297

第12章 SoC测试299

12.1 SoC测试的基本问题300

12.1.1 SoC核的分类300

12.1.2 SoC测试问题301

12.1.3 存取、控制和隔离303

12.2 概念性的SoC测试结构304

12.2.1 测试源和测试收集304

12.2.2 测试存取机构305

12.2.3 测试壳305

12.3 测试策略307

12.3.1 核的非边界扫描测试307

12.3.2 核的边界扫描测试策略310

12.4 IEEE P1500标准312

12.5 SoC测试再探索316

参考文献318