SOPC技术基础教程2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

SOPC技术基础教程PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章　绪论1

1.1　基本概念1

1.1.1　SOC系统1

1.1.2　SOPC2

1.1.3　IP核2

1.2　NiosⅡ软核处理器简介4

1.2.1　可定制特性4

1.2.2　系统性能可配置性5

1.2.3　延长产品生存周期8

1.3　SOPC设计流程8

1.4 支持Nios Ⅱ CPU的FPGA型号9

1.4.1　Cyclone和Cyclone Ⅱ系列9

1.4.2　Stratix和Stratix Ⅱ系列11

1.4.3　HardCopy器件13

第2章　SOPC的硬件开发环境及硬件开发流程14

2.1　创建Quartus Ⅱ工程14

2.2　创建Nios Ⅱ系统模块18

2.2.1　创建顶层实体18

2.2.2　创建Nios Ⅱ系统模块20

2.2.3　分配IP模块的地址和中断号29

2.2.4　配置Nios Ⅱ系统30

2.2.5　生成Nios Ⅱ并加入到工程中31

2.2.6　加入引脚和嵌入式锁相环32

2.3　设计优化39

2.3.1　面积与速度的优化39

2.3.2　时序约束与设置40

2.3.3　Fitter设置42

2.4　编译42

2.4.1　编译设置43

2.4.2　引脚分配45

2.4.3　编译用户设计47

2.5　编程下载48

2.5.1　下载48

2.5.2　验证49

第3章　Nios Ⅱ体系结构51

3.1　Nios Ⅱ处理器结构51

3.2　Nios Ⅱ寄存器文件54

3.2.1　通用寄存器54

3.2.2　控制寄存器55

3.3　存储器和I/O组织55

3.3.1　指令和数据总线56

3.3.2　高速缓存58

3.3.3　紧耦合存储器59

3.3.4　地址映射59

3.4　寻址方式60

第4章　Avalon总线规范61

4.1　Avalon总线简介61

4.2　Avalon总线基本概念62

4.2.1　Avalon外设和交换架构63

4.2.2　Avalon信号64

4.2.3　主端口和从端口64

4.2.4　传输65

4.2.5　主从端口对65

4.2.6　周期65

4.3　Avalon信号65

4.3.1　信号类型的完整列表66

4.3.2　信号极性69

4.3.3　信号命名规则69

4.3.4　Avalon信号时序说明69

4.3.5　传输属性70

4.4　从端口传输70

4.4.1　从端口信号详述71

4.4.2　从端口读传输73

4.4.3　从端口写传输77

4.5　主端口传输80

4.5.1　主端口信号81

4.5.2　主端口基本读传输82

4.5.3　主端口基本写传输83

4.5.4　等待周期、建立时间和保持时间属性84

4.5.5　流水线、突发和三态属性85

4.6　流水线传输属性85

4.6.1　具有固定延迟的从端口流水线读传输85

4.6.2　具有可变延迟的从端口流水线读传输87

4.6.3　主端口流水线传输89

4.7　流控制90

4.7.1　具有流控制的从端口传输91

4.7.2　具有流控制的主端口传输94

4.8　三态传输95

4.8.1　三态从端口传输96

4.8.2　三态主端口传输102

4.9　突发传输103

4.9.1　限制103

4.9.2　主端口突发传输104

4.9.3　从端口突发传输106

4.10　和传输无关的信号109

4.10.1　中断请求信号110

4.10.2　复位控制信号110

4.11　地址对齐111

4.11.1　本地地址对齐111

4.11.2　动态地址对齐112

第5章　基于FPGA的DSP开发技术114

5.1　基于MATLAB/DSP Builder的DSP模块设计流程114

5.2　正弦发生器模块的设计116

5.2.1　建立模型117

5.2.2　模型仿真123

5.2.3　使用SignalCompiler从算法到硬件的实现128

5.2.4　使用ModelSim进行RTL级仿真132

5.2.5　使用QuartusⅡ进行时序仿真134

5.2.6　硬件实现与测试135

5.2.7　使用嵌入式逻辑分析仪SignalTap Ⅱ进行测试137

5.3　DSP Builder的层次设计143

5.4　FIR数字滤波器设计147

5.4.1　FIR滤波器原理147

5.4.2　16阶FIR滤波器的设计147

5.4.3　使用MATLAB的FDATool进行滤波器系数的计算152

5.4.4　使用MegaCore实现FIR滤波器的设计159

5.5　IIR数字滤波器的设计164

5.6　快速傅立叶变换167

5.7　MegaCore的使用170

5.7.1　伪随机序列的原理171

5.7.2　伪随机序列发生器的设计171

5.7.3　其他常用的MegaCore173

第6章　软件设计流程和方法175

6.1 Nios Ⅱ IDE简介175

6.1.1　工程管理器176

6.1.2　编辑器和编译器178

6.1.3　调试器179

6.1.4　闪存编程器180

6.2　软件开发流程180

6.2.1　Nios Ⅱ程序的构成180

6.2.2　Nios Ⅱ IDE软件开发步骤182

6.3　运行和调试程序191

6.3.1　调试／运行环境设置192

6.3.2　调试／运行程序195

6.3.3　下载程序到Flash195

6.4　硬件抽象层库198

6.4.1　HAL简介198

6.4.2　HAL体系结构198

6.5　使用HAL开发应用程序201

6.5.1　Nios Ⅱ IDE工程结构202

6.5.2　系统描述文件——system.h202

6.5.3　数据宽度和HAL类型定义203

6.5.4　UNIX风格的接口204

6.5.5　文件系统204

6.5.6　使用字符型设备206

6.5.7　使用文件子系统207

6.5.8　使用定时器设备207

6.5.9　使用flash设备210

6.5.10　使用DMA设备215

6.5.11　启动顺序和入口点220

6.6　异常处理222

6.6.1　异常处理概念222

6.6.2　硬件如何工作223

6.6.3　ISR性能数据227

6.6.4　调试ISR230

第7章　NiosⅡ常用外设编程231

7.1　并行输入／输出内核231

7.1.1　PIO寄存器描述231

7.1.2　软件编程233

7.2　定时器235

7.2.1　定时器寄存器描述236

7.2.2　软件编程237

7.3 异步串口UART239

7.3.1　UART内核功能描述239

7.3.2　在SOPC Builder中实例化UART241

7.3.3　UART寄存器描述243

7.3.4　中断行为247

7.3.5　软件编程247

7.4　Optrex 16207 LCD控制器内核250

7.4.1　功能描述250

7.4.2　软件编程251

7.5　通用Flash接口控制器内核251

7.5.1　功能描述251

7.5.2　在SOPC Builder中实例化CFI控制器内核252

7.5.3　软件编程253

7.6　DMA内核254

7.6.1　功能描述254

7.6.2　在SOPC Builder中实例化DMA内核256

7.6.3　软件编程257

第8章　Nios Ⅱ系统高级开发技术259

8.1　用户定制指令259

8.1.1　定制指令综述260

8.1.2　定制指令体系结构的类型261

8.1.3　软件接口266

8.1.4　实现NiosⅡ定制指令269

8.2　用户定制外设273

8.2.1　元件开发流程273

8.2.2　硬件设计274

8.2.3　软件设计275

8.2.4　验证元件276

8.2.5　设计实例：脉宽调制器从外设277

8.2.6　共享元件289

8.3　C2H编译器的使用290

8.3.1　C2H概念291

8.3.2　适合硬件加速的C代码294

8.3.3　C2H编译器设计流程296

附录A　电子钟C语言的源程序和头文件306

附录B　GX-SOC/SOPC专业级创新开发实验平台硬件介绍323

附录C　SOPC实验333

参考文献383