Xilinx PlanAhead应用详解2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

Xilinx PlanAhead应用详解PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 概述1

1.1 PlanAhead简介2

1.1.1 PlanAhead工具软件的功能特点2

1.1.2 PlanAhead工具软件的启动3

1.1.3 PlanAhead设计流程7

1.1.4 使用模式10

1.2 ISE与PlanAhead的交互11

1.2.1 工具软件集成11

1.2.2 在ISE中启动PlanAhead工具软件12

1.3 PlanAhead术语18

第2章 PlanAhead集成开发环境21

2.1 主菜单22

2.1.1 File菜单23

2.1.2 Edit菜单27

2.1 3 View菜单30

2.1.4 Flow菜单31

2.1.5 Tool菜单34

2.1.6 Windows菜单48

2.1.7 Select菜单56

2.1.8 Layout菜单57

2.1.9 Help菜单57

2.2 主工具条58

2.3 设计流导航工具58

2.3.1 基于RTL源的设计流导航59

2.3.2 基于综合网表工程的设计流导航60

2.3.3 从设计流导航启动命令61

2.3.4 设计流导航工具的使用62

2.4 主视图区域66

2.5 状态栏68

2.6 消息视图和Tcl控制台69

2.6.1 消息视图69

2.6.2 Tcl控制台70

2.7 信息栏71

第3章 常用视图及操作73

3.1 视图操作74

3.1.1 打开视图74

3.1.2 视图导航74

3.1.3 移动视图75

3.2 图形化视图75

3.3 树形列表视图79

3.4 视图对象操作81

3.5 常用视图86

3.5.1 源视图86

3.5.2 芯片视图89

3.5.3 封装视图94

3.5.4 原理图视图96

3.5.5 属性视图100

3.5.6 网表视图103

3.5.7 层次视图105

3.5.8 I/O端口视图106

3.5.9 封装引脚视图108

3.5.1 0设计运行视图109

3.6 文本编辑器111

第4章 PlanAhead工程设计115

4.1 创建新工程116

4.1.1 新建工程向导116

4.1.2 基于RTL源文件创建工程117

4.1.3 基于综合网表创建工程123

4.1.4 创建I/O引脚规划工程124

4.1.5 导入ISE布局布线结果125

4.2 工程管理126

4.2.1 RTL源文件管理126

4.2.2 约束管理129

4.2.3 IP核管理132

4.3 工程概要信息136

4.4 配置工程设置140

4.5 输入和输出文件143

4.5.1 输入文件143

4.5.2 输出文件148

第5章 RTL设计167

5.1 设计源文件管理168

5.2 编辑RTL源文件168

5.3 细化和分析RTL设计168

5.3.1 细化RTL设计169

5.3.2 资源估计170

5.4 功耗估计175

5.5 RTL设计规则检查（DRC）177

第6章 综合设计181

6.1 设计综合182

6.1.1 综合的方法182

6.1.2 运行综合183

6.1.3 监视综合运行186

6.1.4 选择综合后的操作187

6.1.5 分析综合结果187

6.1.6 启动多个运行188

6.1.7 管理多个运行190

6.2 网表分析194

6.2.1 网表设计环境194

6.2.2 查看和报告资源统计195

6.2.3 逻辑分析197

6.2.4 插入ChipScope调试IP核199

6.3 约束定义200

6.3.1 定义时序约束200

6.3.2 运行时序分析203

6.3.3 延时直方图211

6.4 网表和约束DRC215

第7章 I/O引脚规划219

7.1 I/O规划概述220

7.2 芯片资源查看224

7.3 定义兼容芯片和设置芯片配置模式227

7.4 定义和配置I/O端口228

7.5 指定I/O端口234

7.6 检查I/O和时钟逻辑指定240

7.7 其他I/O操作246

7.8 引脚规划实例247

第8章 实现设计269

8.1 实现设计270

8.1.1 运行设计270

8.1.2 监视运行状态280

8.1.3 判断工程状态281

8.1.4 选择实现后的操作282

8.1.5 分析运行结果282

8.1.6 启动多个运行284

8.1.7 管理多个运行286

8.2 分析实现结果291

8.2.1 打开实现的设计291

8.2.2 导入ISE结果292

8.2.3 分析布局和时序结果294

8.2.4 分析逻辑连接296

8.2.5 高亮显示和标记对象298

8.2.6 锁定布局300

8.2.7 显示设计度量301

8.2.8 启动XPower分析器303

8.2.9 交叉探测时序路径304

第9章 布局设计305

9.1 Pblock306

9.2 Pblock的配置318

9.3 布局LOC约束的使用326

9.4 与ISE的接口334

第10章 编程和调试设计337

10.1 生成比特流338

10.1.1 BitGen338

10.1.2 在PlanAhead中使用BitGen340

10.2 用ChipScope调试设计342

10.3 启动ChipScope Pro分析仪352

10.4 启动iMPACT353

第11章 分层设计技术355

11.1 PlanAhead和ISE的功能理解356

11.2 使用PlanAhead进行设计保留356

11.3 分层设计实例361

第12章 Tcl脚本和命令377

12.1 PlanAhead工具软件的Tcl功能378

12.2 启动PlanAhead软件379

12.3 常用的Tcl语法379

12.4 第一类Tcl对象和关系381

12.5 出错、警告和信息消息384

12.6 Tcl命令384

参考文献395