高速电路PCB设计与EMC技术分析2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

高速电路PCB设计与EMC技术分析PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

上篇 基础篇3

第1章 高速电路设计概述3

1.1 高速信号3

1.1.1 高速的界定3

1.1.2 高速信号的频谱4

1.1.3 集总与分布参数系统6

1.2 无源器件的高频特性6

1.2.1 金属导线和走线7

1.2.2 电阻8

1.2.3 电容8

1.2.4 电感和磁珠8

1.3 高速电路设计面临的问题9

1.3.1 电磁兼容性9

1.3.2 信号完整性10

1.3.3 电源完整性10

1.4 本章小结11

第2章 电磁兼容基础12

2.1 电磁兼容的基本概念12

2.1.1 电磁兼容性定义12

2.1.2 电磁干扰模型14

2.2 电磁兼容的重要性17

2.2.1 军事上的意义17

2.2.2 产品的市场准入17

2.2.3 电磁泄露与信息安全18

2.3 电磁兼容标准化及认证19

2.3.1 电磁兼容标准19

2.3.2 电磁兼容相关认证24

2.4 电磁兼容设计26

2.4.1 系统工程方法26

2.4.2 结构设计与EMC27

2.4.3 接地技术28

2.4.4 滤波技术34

2.4.5 电磁屏蔽技术40

2.5 本章小结45

第3章 PCB上的电磁干扰47

3.1 PCB基础知识47

3.2 PCB上的噪声50

3.2.1 电源线上的噪声50

3.2.2 地线上的噪声51

3.3 PCB的电磁辐射52

3.4 元器件的电磁辐射54

3.5 典型案例1——晶振信号辐射造成灵敏度下降58

3.6 本章小结59

第4章 高速电路信号完整性60

4.1 信号完整性概述60

4.1.1 信号完整性问题61

4.1.2 高速电路信号完整性问题的分析工具62

4.2 传输线原理65

4.2.1 PCB中的传输线结构65

4.2.2 传输线参数66

4.2.3 传输线模型67

4.3 时序分析70

4.3.1 传播速度70

4.3.2 时序参数71

4.3.3 时序设计目标和应用举例73

4.4 反射及阻抗匹配75

4.4.1 瞬态阻抗及反射76

4.4.2 反弹77

4.4.3 上升沿对反射的影响80

4.4.4 电抗性负载反射81

4.5 串扰86

4.5.1 串扰现象86

4.5.2 容性耦合和感性耦合87

4.5.3 串扰的模型描述87

4.5.4 串扰噪声分析90

4.5.5 互连参数变化对串扰的影响93

4.6 本章小结96

第5章 信号完整性测量98

5.1 逻辑分析仪98

5.1.1 逻辑分析仪的工作原理98

5.1.2 采集99

5.1.3 存储100

5.1.4 触发102

5.1.5 分析103

5.1.6 使用逻辑分析仪104

5.2 示波器105

5.2.1 模拟示波器和数字示波器105

5.2.2 示波器的各个系统和控制108

5.2.3 示波器的关键指标113

5.3 时域反射仪和阻抗测量116

5.4 本章小结118

第6章 高速电路电源完整性119

6.1 电源完整性问题概述120

6.1.1 芯片内部开关噪声121

6.1.2 芯片外部开关噪声123

6.1.3 减小同步开关噪声的其他措施125

6.1.4 同步开关噪声总结126

6.2 电源分配网络系统设计126

6.2.1 PCB电源分配系统128

6.2.2 电源模块的模型128

6.2.3 去耦电容的模型129

6.2.4 电源／地平面对的模型133

6.3 本章小结134

第7章 去耦和旁路135

7.1 去耦和旁路特性135

7.2 去耦和旁路电路属性参数136

7.2.1 能量储存136

7.2.2 阻抗136

7.2.3 谐振137

7.2.4 其他特性139

7.3 电源层和接地层电容139

7.4 电容选择举例141

7.4.1 去耦电容的选择141

7.4.2 大电容的选择144

7.4.3 选择电容的其他考虑因素146

7.5 集成芯片内电容146

7.6 本章小结148

下篇 应用篇151

第8章 高速电路PCB的布局和布线151

8.1 走线与信号回路152

8.1.1 PCB的走线结构152

8.1.2 网络、传输线、信号路径和走线152

8.1.3 “地”、返回路径、镜像层和磁通最小化154

8.2 返回路径155

8.2.1 返回电流的分布155

8.2.2 不理想的参考平面156

8.2.3 参考平面的切换157

8.2.4 地弹158

8.3 高速PCB的叠层设计160

8.3.1 多层板叠层设计原则160

8.3.2 尽量使用多层电路板162

8.3.3 6层板叠层配置实例163

8.4 高速PCB的分区163

8.4.1 高速PCB的功能分割163

8.4.2 混合信号PCB的分区设计165

8.5 高速PCB的元件布局167

8.5.1 布线拓扑和端接技术168

8.5.2 如何选择端接方式172

8.5.3 端接的仿真分析173

8.6 高速PCB布线策略和技巧175

8.6.1 过孔的使用175

8.6.2 调整走线长度176

8.6.3 拐角走线176

8.6.4 差分对走线177

8.6.5 走线的3-W原则178

8.7 本章小结179

第9章 现代高速PCB设计方法及EDA180

9.1 现代高速PCB设计方法180

9.1.1 传统的PCB设计方法180

9.1.2 基于信号完整性分析的PCB设计方法181

9.2 高速互连仿真模型182

9.2.1 SPICE模型182

9.2.2 IBIS模型183

9.2.3 Verilog-AMS/VHDL-AMS模型191

9.2.4 三种模型的比较191

9.2.5 传输线模型192

9.3 常用PCB设计软件193

9.3.1 Protel193

9.3.2 OrCAD194

9.3.3 ZUKEN CR5000195

9.3.4 Cadence Allegro系统互连设计平台195

9.3.5 Mentor Graphics PADS196

9.4 本章小结197

第10章 PowerLogic ＆ PowerPCB——高速电路设计198

10.1 PADS软件套装198

10.2 PowerLogic——原理图设计200

10.2.1 PowerLogic的用户界面200

10.2.2 建立一个新的设计202

10.2.3 环境参数设置203

10.2.4 添加、删除和复制元件205

10.2.5 PADS元件库与新元件的创建206

10.2.6 建立和编辑连线207

10.2.7 在PowerLogic下的叠层设置209

10.2.8 在PowerLogic下定义设计规则209

10.2.9 输出网表到PCB210

10.3 PowerPCB——版图设计211

10.3.1 PowerPCB的用户界面211

10.3.2 设计准备213

10.3.3 单位设置213

10.3.4 建立板边框213

10.3.5 设置禁布区214

10.3.6 输入网表215

10.3.7 叠层设计216

10.3.8 定义设计规则218

10.3.9 颜色设置223

10.4 元件布局224

10.4.1 准备224

10.4.2 散开元器件225

10.4.3 设置网络的颜色和可见性226

10.4.4 建立元件组合226

10.4.5 原理图驱动布局228

10.4.6 放置连接器229

10.4.7 顺序放置电阻229

10.4.8 使用查找（Find）命令放置元件230

10.4.9 极坐标方式放置（Radial Placement）元件231

10.4.10 布局完成232

10.5 布线232

10.5.1 布线准备232

10.5.2 几种布线方式236

10.5.3 布线完成242

10.6 定义分割／混合平面层242

10.6.1 选择网络并指定不同的显示颜色242

10.6.2 设置各层的显示颜色和平面层的属性243

10.6.3 定义平面层区域243

10.6.4 定义平面层的分隔244

10.6.5 灌注平面层244

10.6.6 初步完成PCB设计245

10.7 本章小结245

第11章 HyperLynx——信号完整性及EMC分析246

11.1 HyperLynx软件246

11.2 LineSim——布线前仿真247

11.2.1 利用LineSim进行反射分析247

11.2.2 利用LineSim进行EMC/EMI分析257

11.2.3 传输线损耗仿真258

11.2.4 利用LineSim进行串扰分析259

11.3 BoardSim——布线后分析264

11.3.1 生成BoardSim电路板265

11.3.2 BoardSim的批处理板级分析265

11.3.3 BoardSim的交互式仿真272

11.3.4 BoardSim端接向导274

11.3.5 BoardSim串扰分析276

11.4 本章小结278

第12章 实例——基于信号完整性分析的高速数据采集系统的设计279

12.1 系统组成279

12.1.1 AD9430芯片简介280

12.1.2 CPLD芯片简介280

12.1.3 USB2.0设备控制芯片——CY7C68013281

12.1.4 SDRAM281

12.2 基于信号完整性的系统设计过程281

12.2.1 原理图的信号完整性设计281

12.2.2 PCB的信号完整性设计283

12.3 设计验证288

12.3.1 差分时钟网络仿真288

12.3.2 数据通道仿真289

12.4 本章小结290

附录A 常用导体材料的特性参数291

附录B 常用介质材料的特性参数292

附录C 变化表293

附录D 国际单位的前缀294

附录E 电磁兼容常用术语295

附录F 我国的电磁兼容标准298

参考文献303