数字电路设计及Verilog HDL实现2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

数字电路设计及Verilog HDL实现PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 数字系统设计概述1

1.1 数字系统的基本概念1

1.2 数字系统的设计方法4

1.2.1 三类常用芯片4

1.2.2 数字系统的设计过程5

1.3 EDA技术基础7

1.3.1 硬件描述语言HDL8

1.3.2 EDA软件开发工具10

1.3.3 EDA芯片的设计开发流程11

习题12

第2章 数字技术基础13

2.1 数制与编码13

2.1.1 进位计数制13

2.1.2 数制转换15

2.1.3 几种常用的编码17

2.2 逻辑代数20

2.2.1 基本逻辑运算20

2.2.2 复合逻辑运算23

2.2.3 逻辑函数27

2.2.4 逻辑代数的基本定律、公式和规则30

2.2.5 逻辑函数的标准形式32

2.3 逻辑函数的化简35

2.3.1 代数法化简逻辑函数36

2.3.2 卡诺图法（图解法）化简逻辑函数38

2.3.3 含有任意项的逻辑函数化简46

2.4 逻辑门电路48

2.4.1 概述48

2.4.2 TTL集成逻辑门52

2.4.3 CMOS电路60

习题66

第3章 Verilog HDL的基本语法70

3.1 Verilog HDL程序的基本结构70

3.1.1 模块端口定义70

3.1.2 模块内容71

3.2 Verilog HDL的数据类型72

3.2.1 常量72

3.2.2 变量74

3.3 Verilog HDL的运算符76

3.4 Verilog HDL的基本语句80

3.4.1 赋值语句80

3.4.2 条件语句82

3.4.3 循环语句83

3.4.4 结构声明语句85

3.4.5 编译预处理语句89

3.5 模块化程序设计91

习题93

第4章 组合逻辑电路94

4.1 组合逻辑电路概述94

4.2 组合逻辑电路分析94

4.2.1 组合逻辑电路分析方法94

4.2.2 简单组合逻辑电路分析举例95

4.3 组合逻辑电路设计97

4.3.1 用中小规模集成电路设计组合逻辑电路98

4.3.2 用Verilog HDL设计组合逻辑电路的方法98

4.3.3 组合逻辑电路设计举例100

4.4 常用组合逻辑电路108

4.4.1 加法器108

4.4.2 编码器113

4.4.3 译码器119

4.4.4 数据选择器和数据分配器131

4.4.5 数值比较器140

4.4.6 奇偶产生／校验电路144

4.5 组合电路中的竞争与险象148

4.5.1 竞争与险象的概念148

4.5.2 险象分类149

4.5.3 险象的判别151

4.5.4 险象的消除152

习题153

第5章 时序逻辑电路157

5.1 概述157

5.1.1 时序逻辑电路的特点157

5.1.2 时序逻辑电路的分类158

5.2 集成触发器158

5.2.1 触发器的工作原理159

5.2.2 常用触发器163

5.2.3 各种类型触发器的相互转换176

5.3 时序逻辑电路分析178

5.3.1 同步时序逻辑电路分析179

5.3.2 异步时序逻辑电路分析182

5.4 时序逻辑电路的设计方法185

5.4.1 同步时序逻辑电路的传统设计方法186

5.4.2 异步时序逻辑电路的传统设计方法200

5.4.3 用Verilog HDL描述时序逻辑电路203

5.5 常用时序电路及其应用209

5.5.1 计数器209

5.5.2 寄存器230

习题249

第6章 可编程逻辑器件254

6.1 概述254

6.1.1 可编程逻辑器件的概念254

6.1.2 可编程逻辑器件的发展历程255

6.1.3 可编程逻辑器件的分类256

6.2 PLD的编程元件257

6.2.1 熔丝型开关257

6.2.2 浮栅型编程元件258

6.2.3 SRAM编程元件261

6.3 简单PLD的原理与结构262

6.3.1 PLD的阵列图符号262

6.3.2 可编程逻辑阵列PLA264

6.3.3 可编程阵列逻辑PAL265

6.3.4 通用阵列逻辑GAL267

6.4 复杂可编程逻辑器件CPLD269

6.4.1 CPLD的原理与结构269

6.4.2 CPLD器件实例270

6.5 现场可编程门阵列FPGA275

6.5.1 FPGA的原理与结构275

6.5.2 FPGA器件实例277

6.6 CPLD和FPGA的编程286

6.6.1 在系统可编程技术286

6.6.2 JTAG边界扫描测试技术288

习题292

第7章 Verilog综合设计实例294

7.1 分频器的设计294

7.1.1 偶数分频器294

7.1.2 奇数分频器298

7.1.3 半整数分频器302

7.2 乐曲播放器304

7.2.1 时钟信号发生器模块305

7.2.2 音频产生器模块306

7.2.3 乐曲存储模块309

7.2.4 乐曲控制模块317

7.2.5 乐曲播放器顶层模块318

7.3 电子表319

7.3.1 时钟调校及计时模块319

7.3.2 整数分频模块322

7.3.3 时钟信号选择模块323

7.3.4 七段显示模块324

7.3.5 顶层模块的实现326

7.4 VGA控制器326

7.4.1 VGA显示原理326

7.4.2 VGA控制信号发生器329

7.4.3 像素点RGB数据输出模块341

7.4.4 顶层模块的设计与实现342

7.4.5 RGB模拟信号的产生344

7.5 简单模型机设计344

7.5.1 指令系统设计344

7.5.2 数据通路设计349

7.5.3 系统各功能模块设计351

7.5.4 指令时序设计361

7.5.5 控制器设计365

习题378

第8章 QuartusⅡ开发平台简介379

8.1 QuartusⅡ开发环境的建立379

8.1.1 软件的安装379

8.1.2 驱动程序安装380

8.2 QuartusⅡ设计流程与步骤381

8.2.1 创建工程381

8.2.2 设计输入385

8.2.3 编译设计文件389

8.2.4 仿真390

8.2.5 引脚分配394

8.2.6 下载验证395

8.2.7 对配置器件编程396

习题397

参考文献398