Altera FPGA/CPLD设计 基础篇2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

Altera FPGA/CPLD设计 基础篇PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 FPGA/CPLD简介1

1.1可编程逻辑设计技术简介1

1.1.1可编程逻辑器件发展简史1

1.1.2可编程逻辑器件分类2

1.2 FPGA/CPLD的基本结构3

1.2.1 FPGA的基本结构3

1.2.2 CPLD的基本结构7

1.2.3 FPGA和CPLD的比较9

1.3 FPGA/CPLD的设计流程10

1.4 FPGA/CPLD的常用开发工具14

1.5下一代可编程逻辑设计技术展望18

1.5.1下一代可编程逻辑器件硬件上的四大发展趋势18

1.5.2下一代EDA软件设计方法发展趋势24

1.6小结27

1.7问题与思考28

第2章 Altera FPGA/CPLD的结构29

2.1 Altera高密度FPGA29

2.1.1主流高端FPGA——Stratix Ⅳ E/GX/GT29

2.1.2内嵌10Gbit/s高速串行收发器的FPGA——Stratix Ⅳ GT50

2.1.3内嵌高速串行收发器的中端FPGA——ArriaⅡ GX54

2.2 Altera低成本FPGA54

2.3 Altera的CPLD器件60

2.4小结63

2.5问题与思考63

第3章 Altera Quartus Ⅱ开发流程64

3.1 Quartus Ⅱ软件综述64

3.1.1 Quartus Ⅱ软件的特点及支持的器件64

3.1.2 Quartus Ⅱ软件的工具及功能简介65

3.1.3 Quartus Ⅱ软件的用户界面67

3.2设计输入70

3.2.1设计输入方式72

3.2.2设计规划73

3.2.3设计输入文件实例74

3.2.4设计约束75

3.3综合80

3.3.1使用Quartus Ⅱ软件集成综合80

3.3.2控制综合81

3.3.3综合实例85

3.3.4第三方综合工具87

3.4布局布线87

3.4.1设置布局布线参数87

3.4.2布局布线实例91

3.4.3增量布局布线92

3.4.4反标保留分配92

3.5仿真93

3.5.1指定仿真器设置94

3.5.2建立矢量源文件95

3.5.3仿真实例98

3.5.4第三方仿真工具101

3.6编程与配置101

3.6.1建立编程文件101

3.6.2器件编程和配置103

3.7小结105

3.8问题与思考105

第4章 Altera的IP工具106

4.1 IP的概念和Altera的IP106

4.1.1 IP的概念106

4.1.2 Altera可提供的IP107

4.1.3 Altera IP在设计中的作用109

4.2使用Altera的基本宏功能110

4.2.1定制基本宏功能111

4.2.2实现基本宏功能115

4.2.3设计实例118

4.3使用Altera的IP核121

4.3.1定制IP核121

4.3.2实现IP核125

4.3.3设计实例126

4.4小结127

4.5问题与思考127

第5章 Quartus Ⅱ的常用辅助设计工具128

5.1 I/O分配验证128

5.1.1 I/O分配验证功能简介129

5.1.2 I/O分配验证流程129

5.1.3用于I/O分配验证的输入132

5.1.4运行I/O分配验证133

5.2功率分析135

5.2.1 Excel-based功率计算器135

5.2.2 Simulation-based功率估算137

5.3 RTL阅读器138

5.3.1 RTL阅读器简介138

5.3.2 RTL阅读器用户界面139

5.3.3原理图的分页和模块层次的切换140

5.3.4过滤原理图141

5.3.5将原理图中的节点定位到源设计文件143

5.3.6在原理图中查找节点或网线143

5.3.7使用RTL阅读器分析设计中的问题144

5.4 SignalProbe及SignalTap Ⅱ逻辑分析器144

5.4.1 SignalProbe144

5.4.2 SignalTap Ⅱ逻辑分析器147

5.5时序收敛平面布局规划器（Timing Closure Floorplan）153

5.5.1使用Timing Closure Floorplan分析设计154

5.5.2使用Timing Closure Floorplan优化设计160

5.6 Chip Editor底层编辑器160

5.6.1 Chip Editor功能简介160

5.6.2使用Chip Editor的设计流程161

5.6.3 Chip Editor视图162

5.6.4资源特性编辑器164

5.6.5 Chip Editor的一般应用168

5.7工程更改管理（ECO）168

5.7.1 ECO简介169

5.7.2 ECO的应用范围169

5.7.3 ECO的操作流程170

5.7.4使用Change Manager查看和管理更改171

5.7.5 ECO验证172

5.8小结172

5.9问题与思考172

第6章 编程与配置173

6.1配置Altera FPGA173

6.1.1配置方式173

6.1.2主动串行（AS）179

6.1.3被动串行（PS）182

6.1.4快速被动并行（FPP）184

6.1.5被动并行异步（PPA）185

6.1.6 JTAG配置方式187

6.1.7 ByteBlaster Ⅱ下载电缆188

6.1.8配置芯片190

6.2配置文件和软件支持190

6.2.1软件支持190

6.2.2配置文件192

6.3单板设计及调试注意事项195

6.3.1配置的可靠性196

6.3.2单板设计要点196

6.3.3调试建议197

6.4小结199

6.5问题与思考199

第7章 第三方EDA工具200

7.1第三方EDA工具综述200

7.1.1 NativeLink与WYSIWYG200

7.1.2 3种EDA工具的使用流程201

7.1.3 Quartus Ⅱ支持的第三方工具201

7.2仿真的概念与ModelSim仿真工具203

7.2.1仿真简介203

7.2.2仿真的切入点204

7.2.3 ModelSim仿真工具的不同版本206

7.2.4 ModelSim的图形用户界面206

7.2.5 ModelSim的基本仿真步骤217

7.2.6使用ModelSim进行功能仿真222

7.2.7使用ModelSim进行时序仿真226

7.2.8 ModelSim仿真工具高级应用228

7.3综合的概念与Synplify/Synplify Pro综合工具238

7.3.1 Synplify/Synplify Pro的功能与特点238

7.3.2 Synplify Pro的用户界面244

7.3.3 Synplify Pro综合流程247

7.3.4 Synplify Pro的其他综合技巧268

7.4小结280

7.5问题与思考280